Импульсный частотный дискриминатор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сеюэ СоаетсинкСоциалистически кРеспублик(61) Дополннтельнбе к авт. свнд-ву(22) Заявлено 130575 (21) 21334 б 1/18-2 1) М. Кл. 03 Э 13/О с п нсоеднненнем заявки рствеииый комитет йтинистров СССР едам изобретеиий . и открытий) Приоритет Опубликовано 250878,Бюллетень РЬ Дата опубликования описания 11077(54) импульсный чйстО 1 ный ТО алы, два ды которых выходам Однако адает дон н Изобретение относится к импульсной технике.Известен импульсный частотный дискриминатор, содержащий М -триггеры, на входыкоторых поданы входные сиги логических элемента И, вхоподключены соответственно к и входам Ъз -триггеровтакой дискриминатор не обл статочной надежностью. Наиболее близким по технической сущности к предлагаемым является частотный дискриминатор, содержащий два входных логических элемента И, первые входы которых соединены с входными шинами и первыми входами выходных трехвходовых логических элементов И, а выходы входных логических элементов И соединены с первыми входами двух ЗК"триггеров, вторые входы которых подключены к шине синхросигналов, третьи входы 3 К-триггеров перекрестно соединены с входными шинами, а их прямые выходы соединены с вторыми входами выходных трех" входовых логических элементов И 12.Однако этот дискриминатор также е обеспечивает достаточной надежости. Целью изобретения является повышение надежности работы,Это достигается тем, что в дискриминаторе, содержащем два входных логических элемента И, первый вход каждого из которых соединен с одной из входных шин и первым выходом соответствующего выходного трехвхсдового логического элемента И, а выход - с первым входом соответствующего ЗЕ-триггера, вторые входы которых подключены к шине синхросигналов, третьи входы перекрестно соединены с входными шинами, а их пряиые выходы соединены с вторыми входами выходных трехвходовых логических элементов И, третий вход первого трехвходового логического элемента И ,соединен с вторым входом первого входного логического элемента И н инверсным выходом второго ЗК -триггера, а третий выход второго выходного трехвходового логического элемента И со,единен с вторыи входом второго вход-ного логического элемента И и инверсным выходом первого ЗК-триггера. На чертеже приведена структурнаэлектрическая схема предлагаемогодискриминатора.621066 каз 4673/50 Тираж 1086 Подписное ЦНИИПИ Филиал ППП фПатентф, г.ужгород, ул.Проектная,4 Дискриминатор содержит первый ивторой входные логические элементы И1 и 2; первый и второй ЭК-триггеры3, 4 и первый и второй выходныетрехвходовые логические элементы И5 и 6.На входные шины 7 и 8 поданы дисхриминируемые сигналы У и Гд, навину 9 подан сигнал синхронизации.Выходные сигналы снимаются с выходов10 и 11.Рассмотрим работу устройства для Юпервого случая.ПредпОложим, что 3 К-триггеры находятся в состоянии ффОфф, фф 1 фф.Импульс частоты Г , который поступает иа входную шину 7 после при- бхода синхронизирующей частоты переведет 3 К-триггер 1 в состояние фф 1Второй ЗК-триггер своего состоянияне меняет, Все последуецие импульсычастоты Г будут проходить на выход З 110 устройства.С приходом импульса частоты Гпо импульсу синхронизирующей частоты, первый ЗК-триггер 3 прейдет всостояние 0, но на выход 112импульс Г 4 не пройдет.Следующий импульс Г опять переведет дискриминатор в состояние фф 1,916Во втором случае, когда частотыГ 2дискриминатор из состояния0 1 переходит в состояние0, 1 О. Первый ЭК-триггер 3своего состояния не меняет,Все последующие импульсы частоЗб ты Г будут проходить на выход 11. С приходом импульса частоты Г дискриминатор из состояния О, 10 ф, перейдет в состояние фОф ф 1 ф ио следующий импульс частоты Гопять переведет дискриминатор в состояние О,0. В случае равенства частот Г 1"- Г дискриминатор переХодит нз состояния 1 ф фО1 в состояние 1111"О и обратно.Если частоты Г и Г следует пачками, на выходах 10 и 11 импульсы отсутствуют. Это указывает на стабильность работы схемы при девиации частот.Формула изобретенияИмпульсный частотный дискримина" тор, содержащий два входных логических элемента И, первый вход каждого из которых соединен с одной из входных шин и первым входом соответствующего выходного трехвходового логического элемента И, а выход - с первым входом соответствующего 0 К-триггера, вторые входы которых подключены к шине синхросигналов, третьи входы перекрестно соединены с входными шинами, а их прямые выходы соединены с вторыми входами соответствующих выходных трехвходовых логических элементов И, о т л и ч а ющ и й с я тем, что, с целью повышения надежности работы, третий вход пер" вого трехвходового логического эле-. мента И соединен с вторым входом первого входного логического элемента И и инверсным. выходом второго ЗК-триггера, а .третий вход второго выходного трехвходового логического элемента И соединен с вторым входом второго входного логического элемента И и инверсным выходом первого ЭК-триггера.Источники информации, принятые во внимание при экспертизе:1. Патент США В 3735324, кл. 328-15, 07.06.72.2Заявка Японии В 49-27058, кл. 110 Э 5, 15.07.74.