Устройство синхронизации

Союз СоветскихСоциалистическихРеспублик Оп ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 803114(53) У ллетеньОп убликовано 07.02.81. БюДата опубликования описания 17.02.81 ДК 621.394.662 (088.8) г 72) Авторы изобретен ек ев,"щзи 71) 3 По(54) УСТРОЙСТВО СИНХРОНИ шени асованиях б) совп 1 з характ к Изобретение относится к области связи и может использоваться в устройствах автоматической подстройки фаз с дискретным представлением информации.Известно устройство синхронизации, содержащее генератор и последовательно соединенные фазовый дискриминатор, блок управления и управляемый делитель частоты (1. Однако та изации характеризует ностью фазирования.Цель изобретения повь е точности синхронизации.Для этого в предлагаемое устройство вве дены дополнительный делитель частоты, первый сумматор и последовательно соединенные блок измерения ошибок, корректор и второй сумматор причем выход генератора подключен к первому входу блока измерения ошибок и ко второму входу корректора и через последовательно соединенные дополнительный делитель частоты и управляемый делитель частоты подключен к другому входу второго сумматора, выход которого подключен к входу фазового дискриминатора другой вход которого соединен с выходом первого сумматора, первый вход которогосоединен со вторым входом блока измеренияошибок, а второй вход с другим выходомблока измерения ошибок, третий вход которого соединен с входом блока управления,другой выход которого подключен к третьему входу корректора,На фиг. 1 изображена структурная электрическая схема предлагаемого устройства;на фиг. 2 - временные диаграммы, поясняющие работу устройства синхронизации.Устройство синхронизации содержит фазовый дискриминатор 1, блок управления 2,управляемый делитель частоты 3, генератор4, блок измерения ошибок 5, первый сумматор 6, корректор 7, дополнительный делитель частоты 8 и второй сумматор 9.Устройство синхронизации работает следующим образом.При больших рассогл когдавходной импульс (фиг. 2 адает сучастком 0 1 либо 1 х еристии фазового дискриминатора 1 (фиг. 2 а)сигнал, соответствующий единице, с выходапоследнего блокирует работу блока измерения ошибок 5 и корректора 7. В зависимостиот знака рассогласования сигнал с выходазблока управления 2 изменяет соответствующим образом коэффициент деления управляемого делителя 3. Следовательно, на выход будут поступать тактовые импульсы от генератора 4 через делители частоты 8, 3 и второй сумматор 9. Частота их следования отлична от номинальной на величину Ы = = п/Т, где п - коэффициент деления дополнительного делителя 8, а Тг - период следования импульсов генератора 4.При достижении синфазности входные импульсы (фиг. 2, б) будут совпадать с зоной нечувствительности фазового дискриМинатора 1 (участок (, - 1 фиг. 2,а). Ноль с выхода фазового дискриминатора 1 запускает блок измерения ошибок 5 по третьему входу и корректору 7 через блок управления 2.В блоке измерения ошибок 5 определяется временное положение входного импульса (фиг, 5, б) в зоне нечувствительности 1, - 1 а (фиг. 5, а) фазового дискриминатора 1 следующим образом,Поступающий на второй вход блока 5 входной импульс (фиг, 5, б) разрешает прохождение по первому входу высокочастотных импульсов от генератора 4. Эти импульсы продвигают единицу по регистру сдвига, входящему в состав блока измерения ошибок 5, и одновременно поступают на первый вход фазового дискриминатора 1 через первый сумматор б (фиг. 2,в). Как только очередной импульс с выхода блока измерения ошибок 5 совпадает с участком а - 1 з (фиг. 2, в) фазового дискриминатора на выходе последнего появится единичный импульс (фиг. 2, г, точка 1), который остановит блок измерения ошибок 5. При этом в нем будет находиться информация о временном положении импульса (фиг, 2,6) в зоне нечувствительности фазового дискриминатора (расстояние 1 - 14, фиг. 2).Корректор 7 выполняет функцию сдвига тактового импульса в необходимом направлении на величину, зависящую от информации, поступающей с блока 5. В рассматриваемом режиме блок управления 2 разрешит прохождение на вход тактового импульса с генератора 4 через корректор 7 и второй сумматор 9. Этот импульс будет по времени отставать на величину Ь с (фиг. 2, д) от ближайшего по фазе опережающего импульса, который поступил бы с выхода управляемого делителя 3 в случае отсутствия коррекции.На фиг. 2 буквами б ибо обозначенавеличина ошибки исходного устройства (8) и устройства с коррекцией ( ), Отношение 1 е Е/Яравно коэффициенту деления дополнительного делителя 8.Формула изобретенияУстройство синхронизации, содержащеегенератор и последовательно соединенныефазовый дискриминатор, блок управленияи управляемый делитель частоты, отличаюи 1 ееся тем, что, с целью повышения точности синхронизации, введены дополнительный делитель частоты, первый сумматор ипоследовательно соединенные блок измерения ошибок, корректор и второй сумматор,причем выход генератора подключен к первому входу блока измерения ошибок и ковторому входу корректора и через последовательно соединенные дополнительный делитель частоты и управляемый делитель частоты подключен к другому входу второго сумматора, выход которого подключен к входу фазового дискриминатора, другой входкоторого соединен с выходом первого сумматора, первый вход которого соединен совторым входом блока измерения ошибок,а второй вход - с другим выходом блокаизмерения ошибок, третий вход которого соез динен с входом блока управления, другойвыход которого подключен к третьему входу корректора.Источники информации,принятые во внимание при экспертизе1. Емельянова Г. А. и др, Передача дискретной информации и телеграфия. МСвязь, 1973, с. 122 - 134 (прототип).80314 ВНИИПИпо де13035, Мослиал ППП осударствен ного комитетаам изобретений н открытива, Ж - 35, Раушская наб.,атент, г. Ужгород, ул. Про д. 4/5ктная, 4 Редактор О. Филиппо Заказ 10276/69