Интегральный приемник бинарных сигналов

ОПИСАНИЕ ИЗСБРЕТЕ Н И Я иц 53698 Со 1 оз Советских Социалистических Республикс присоединением заявки зле осударственный номитет овета Министров СССР по делам изобретенийи открытий 23) Приоритет Опуо:1 иковано 30.05.7 Дата опубликования 53) Д 1 621,396.Г(088.8) Бюллетень Ъое исанпя 172) Авторы изобретени В, Захарченко и Г. А, Пружи сский электротехнический институт связи им, А,(71) Заявитель пава 54) ИНТЕГРАЛЬНЫЙ ПРИЕМ рптельцой сслскцпп символов чсрсз блок поэлсментного фазпрованпя.На чертеже приведена структурная элсктрпчсокая схема предлагаемого п)псм 11 пка.5 Интегральный присхнпк бинарных сигналовсодержит ОлОк 1 прсдвар 11 тсльно 11 селекции символов с подключснньвмп к сго входу последовательно соедпнспнымп детектором 2 качества и линией задержки (ЛЗ) 3, соотвст ствующпе выходы блока 1 соединены с входамп интеграторов 4,5 чсрсз элементы запрета 6, 7, управляющие входы которых соединены мехкд собой и с выходом ЛЗ 3, причем выходы интеграторов 4, 5 через элемент сравнения 15 8 соединены с выходным блоком 9, а входысинхронизации Оооих интеграторов 4,5 и элемента сравненп 11 8 соединены с блоком 1 через блок 10 поэлемснтного фазпроваппя. Вход блока 1 является входом приемничка.20 Приемник работает следующим образом.Блок 1 предварительной селекции символовслужит для согласования выхода канала свя.зи с интеграторами 4, 5. При приеме символа вида 1 работает только интегратор 4, прп 25 приеме символа вида О работает только интегратор 5.Принимаемый сигнал через блок 1 поступает также в блок 10 поэлементного фазирования. Анализируя принимаемый сигнал, блок 30 10 вырабатывает импульсы, соответствующие Изобретение относится к технике передачи дискретной информации, в частности к устройствам регистрации бинарных символов, и может использоваться для повышения достоверности приема в основном для проводных каналов связи.Известен интегральный приемник бинарных сигналов, преимущественно для проводных каналов связи, содержащий блок предварительной селекции символов с подключенными к его входу последовательно соединенными детектором качества и линией задержки, а та .- же два интегратора, выходы которых через элемент сравнения соединены с выходным блоком.Однако в известном присмн 11 ке наличие помех, напряжение которых превышает напря. жение сигналов в пределах длительности символов, приводит к тому, что последний может быть принят неверно.Целью изобретения является повышение достоверности приема при наличии помех.Для этого в предлагаемом приемнике соответствующие выходы блока предварительной селекции символов соединены с входамп интеграторов через элементы запрета, управляющие входы которых соединены между собой и с выходом линии задержки, причем входы синхронизации обоих интеграторов и элемента сравнения соединены с блоком предваБИНАРНЫХ СИГНАЛО51698 Формула изооретсния Вх Составитель Г. ТепловаТехред 3. Тараненко Корректор А, Галахова 1 едактор Е. Караулова Зака 1451/6 Изд.1410 1 Тираж 864 Подписное Ц 1-1 И 1 ЛПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5,краям принимаемых символов, и синхронизирует работу интеграторов 4,5 и элемента сравнения 8. При этом в конце каждого символа импульсы, вырабатываемые блоком 10, выключают элемент сравнения 8 и обнуляют 5 интеграторы 4, 5.Сигнал с выхода детектора 2 качества через ЛЗ 3 поступает на управляющие входы элементов залрета 6, 7. При этом в основу работы детектора 2 качества заложен тот прин цип, что совокупность значений, принимаемого сигнала делится на три области: область значений, принадлежащих 1, область значений, принадлежащих О, область значений, где верный прием сомнителен с весьма большой 15 вероятностью, а величина задержки ЛЗ 3 выбирается в зависимости от тогона сколько задерживается принимаемый сигнал в блоке 1.Если детектор 2 качества не обнаруживает 20 ;помех, приемник работает обычным образом. В случае обнаружения,детектором 2 помехи он выдает соответствующий сигнал, элементы запрета 6 и 7 отключают входы интеграторов 4 и 5 от выходов блока 1, исключая из инте грирования те участки символа, которые поражены сильнодействующей помехой и которые с большой вероятностью могут быть приняты неверно. Таким образом, исключая из ингсгрирования обнаруживаемые детектором 2 качества искаженные части символа, распознавание последнего производится ло его неискаженным участкам, что при идеальных элементах схемы дозволяет осущсствить верный прием при искажсниях, стремящихся к 100%. Интегральный приемник бинарных сигналов преимущественно для проводных каналов связи, содержащий блок предварительной селекции символов с подключенными к его входу последовательно соединенными детектором качества и линией задержки, а также два интсгратора, выходы которых через элемент сравнения соединены с выходным блоком, отли ч а ю,щ и й с я тем, что, с целью повышения достоверности приема при наличии помех, соответствующие выходы блока предварительной селекции символов соединены с входами интеграторов через элементы запрета, управляющие входы которых соединены между собой и с выходом линии задержки, причем входы синхронизации обоих интеграторов и элемента сравнения соединены с блоком предварительной селекции символов через блок по- элементного фазирования.