Устройство для контроля электрических параметров цифровых узлов

(088.8)свидетельстО 06 Р 15/46видетельствоС 06 Р 15/46 о СССР 1977.СССР 1980. ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ,(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ ЦИФРОВЫХ УЗЛОВ(57) Изобретение относится к конт,рольно-измерительной технике и можетбыть использовано для контроля электрических параметров и диагностикинеисправностей цифровых узлов. Цельизобретения - расширение функциональных возможностей устройства за счетобеспечения контроля и диагностикицифровых узлов на реальной тактовойчастоте, в реальном масштабе времении эа счет проведения двухпороговогоконтроля уровней на любом из выводовконтролируемого цифрового узла. Устройство содержит вычислитель, блоксопряжения, блок ввода-вывода, блокдешифраторов, блок измерителей, блокпрограммируемых источников питания,блок диагностики, блок анализа, узлысогласованияконтроллер адреса, блокидентификации неисправностей, первыйи второй цифроаналоговые преобразователи, блок регистров. Каждый узелсогласования содержит коммутатор,элемент ИЛИ, счетный триггер, аналоговый ключ, компаратор, элемент И,регистр памяти теста, цифроаналоговый преобразователь, регистратор неисправности и блок уставок. Блок диагностики содержит регистр адреса выходов и мультиплексор. Блок анализа содержит сигнатурный сигнализатор, регистр сигнатуры неисправного контакта, регистр диагностических сигнатур, элемент сравнения. Введение в устройство контроллера адреса, блока идентификации неисправностей, двух цифроаналоговых преобразователей, блока регистров, блока дешифраторов, а в каждый узел согласования регистратора неисправности с соответствующими внешними связями, позволило повысить скорость работы устройства при динамическом тестировании цифровых синхронных и асинх-, ронных схем в 20-30 раз, что обеспечило проверку данного класса схем на реальной тактовой частоте, а также позволило организовать допусковый параметрический контроль сигналов реакций объектов контроля, представляющих собой фиксированные аналоговые уровни сложной формы, оценку годности которых оказалось возможным производить параллельно по всем выходам объекта контроля по критерию2 2 1)оп 1.)1 1)р 1 в,где Пор, и 11, допус тимые нижний и верхний пределы контролируемого аналогового уровня по 1-му контролируемому выходу. Соединение информационкЪи выходов сигнатур- ного анализатора с информационным входом блока сопряжения, а также тактируемого входа сигнатурного анализатора со стробирующим выходом контроллера адреса, позволило организовать диагностику неисправностей цифровых760 вычислитель 1, который после получе - ния команды оператора маскирует все вых одные блоки 9 согласования для исключения остановки тестовой программы при обнаружении ошибок, подает команду "Сбр,СА" и запускает программу динамического тестирования первого режима. При этом на входы объекта 103 контроля аналогично первому режиму, поступают входные тестовые по- О следовательности, которые генерируют в заданной внутренней точке конечную последовательность сигналов, которую сигнатурный анализатор 43, стробируемый сигналом "Строб" от контроллера 15 10 адреса, на реальной тактовой частоте преобразует в код сигнатуры, При этом компаратор 35 выбранного узла 9.) согласования осуществляет амплитудную селекцию последователь ности сигналов в заданной внутренней точке, а сигнал "Строб" - временную селекцию. После окончания динамичеекого тестирования по приходу сигнала "Прерыв.2" вычислитель 1 считывает 25 код сигнатуры, который поступает на его информационный вход с выхода сигнатурного анализатора 43 через блок 2 сопряжения и выдает его с признаком внутренней точки на внеш- ЗО нюю память блока 3 ввода-вывода. После считывания аналогично описанному кодов сигнатур для всех выбранных внутренних точек объекта 103 контроля и занесения их во внешнюю память необходимо занести во внешнюю память вычислителя 1 признаки всех возможных трасс неисправностей. Для каждого выходного контакта определяется связанное подмножество 40 выбранных точек внутри объекта 103 контроля, находящихся на пути от выходного контакта до входных и имеющих логическую связь с входным.Множество Р входных контактов, 45 имеющих логическую связь с -м выходным контактом, зависит от дерева логического графа объекта 103 контроля, а множество М групп Ц, определяется количеством выходных контактов объекта 103 контроля, Трассы возможных неисправностей вносятся оператором с клавиатуры блока 3 ввода-вывода следующим образом.Сначала записывается номер -говыходного контакта, потом по очередивсе номера точек расположенные меж-,ду ним и 1 -м входным контактом, а 18потом номер 3 -го входного контактаПосле этого записывается следующаятрасса неисправности и т,д., пока не будут записаны все возможные трассы неисправности для 1-го выходного контакта, После этого записываютсяподмножества возможных трасс неисправностей для другого выходного контакта и т,д., пока не будут записаны все возможные трассы неисправностей для множествавыходных контактов. Подмножества точек внутри возможных трасс неисправностей могут быть пересекающимися, т.е. некоторые точки могут принадлежать нескольким трассам возможных неисправностей.На этом программа самообучения заканчивается. Запись исходной информации о состоянии внутренних точек конкретного объекта контроля и расположения их в трассах неисправностей производится один раз и в дальнейшем хранится на внешнем носителе блока 3 ввода-вывода.После запуска диагностической программы вычислитель 1 обращается в область оперативной памяти, где хранится информация о номерах неисправных выходных контактах, определенных при проверке в первом режиме, выделяя подмножество трасс неисправностей Я для подмножества Р выходных контактов из множества всех возможных трасс неисправностей С. для множества М выходных контактов. После этого вычислитель 1 программирует регистр адреса выходов 41, код адреса которого с выхода поступает на управляющий вход мультиплексора 42, который подключает единичный выход компаратора 35 узла 9. согласования, соединенного с -м выходным контактом из подмножества 1, к входу сигнатурного анализатора 43. Далее вычислитель 1 маскирует все выходные узлы 9. согласования для исключения остановки тестовой программы при обнаружении ошибок, подает команду11Сбр,СА , устанавливая сигнатурный анализатор 43 в нулевое состояние, и запускает программу динамического тестирования первого режима. На входы объекта 103 контроля аналогично первому режиму поступают входные тестовые последовательности, которые генерируют на его выходных контактах конечную последовательность сигналов (ответных реакций), которую сигнатур15 20 55 19 12 ный анализатор 43, стробируемый сигналом "Строб" от контроллера 10 адреса на реальной тактовой частоте, преобразует в код сигнатуры. При этом компаратор 35 выбранного узла 9.согласования осуществляет амплитудную селекцию последовательности выходных сигналов, а сигнал "Строб"контроллера 10 адреса - временную селекцию. После окончания динамического тестирования по приходу сигнала "Прерыв.2" вычислитель 1 черезблок 4 дешифраторов выдает команды"Сбр.РСНК" и "Зап. в РСНК" (на блок 8), при этом в регистр 44 с выхода сигнатурного анализатора 43 записывается значение кода сигнатуры длявыбранного -го неисправного выходного контакта объекта 103 контроля.Значение кода сигнатуры для -говыходного контакта может быть любыми зависит от места и типа неисправности. После этого вычислитель 1 через блок 4 дешифраторов подает команды Запр.вх., Маскир. на контроллер 10 адреса и информационную команду, соответствующую номеру 1-говыходного контакта, на блок 40 ус -тавок 1-го узла 9 согласования, свыхода элемента И 92 блока 40 уставок которого поступает сигнал назапрещающий вход элемента И 36, при этом запрещается прохождение сигналов с выхода блока 37 памяти теста данного узла 9. согласования на счетный вход счетного триггера 33. Далее вычислитель 1 снова запускает программу динамического тестированияпервого режима. В этом случае генерируются по всем входам, кроме выбранного 1-го, те же входные последовательности,что и в предыдущем случае. При этом, если на трассе отвходного 1-го до выходного -го контакта нет неисправностей, в сигнатурном анализаторе 43 фиксируется код сигнатуры, отличный от предыдущего, ,так как на 1-м входном контакте присутствует постоянный уровень сигнала вместо ранее подаваемой на него последовательности сигналов, а если на этой трассе имеется одна или несколько неисправностей типа конституэнта "0" или конституэнта "1", в сигнатурном анализаторе 43 фиксируется код сигнатуры, равный предыдущему, так как отключение 1-го входа объекта 103 контроля в случаеотсутствия сходящихся разветвлений 60974 20 в дереве логического графа множестване приводит к измерению выходной последовательности на выходеь-го неисправного контакта, Послеэтого вычислитель 1 через блок 4 дешифраторов выдает команды "Сбр.РДСи "Зап.РДС" на блок 8 анализа. Приэтом с выхода сигнатурного анализатора 43 в регистр 45 заносится значение кода диагностической сигнатуры1-го входного контакта. Если коды сигнатур в регистрах 43 и 45 равны,то после подачи команды Стр,сх,ср.элемент 46 сравнения выдает сигнал,поступающий на первый вход прерывания вычислителя 1, сигнализируя оналичии неисправностей на проверяемой трассе. Отсутствие данного сигнала указывает на отсутствие неисправностей на данной трассе. Послеперебора всех входных контактовмножествадля выходного -го неисправного контакта вычислитель 1программирует в регистре 41 адрес 25 следующего неисправного контакта,для которого проводятся те же операции, что и для -го неисправногоконтакта с целью выявления трасснеисправности и т.д., пока не будут ЗО обработаны все подмножества Р выходных неисправных контактов. Информация о всех выявленных неисправных трассах заносится в оперативнуюпамять вычислителя 1 и используетсяпри поиске отказавших элементов с 35заданной глубиной поиска в диалоговомрежиме работы оператора с диагностической программой. После этого информация о взаимном расположении, признаках и состоянии внутренних точекпервой выявленной трассы неисправности, ранее записанная при выполнении программы самообучения на внешнем носителе блока 3 ввода-вывода,вводится в оперативную память вычислителя 1, при этом запускается диалоговая диагностическая программа, которая дает целеуказания оператору,выдавая на дисплей блока 3 вводавывода номер первой точки проверяемой трассы. Оператор подключает кукаэанной точке трассы выход одногоиз незадействованных узлов 9. согласования и выдает команду Пуск склавиатуры блока 3 ввода-вывода, приэтом аналогично описанному при выполнении программы самообучения осуществляется программирование выбранного узла 9. согласования, съем и5 1 О 15 20 25 30 35 40 45 50 55 запись в оперативную память вычислителя 1 кода сигнатуры данной точкитрассы. Диалоговая диагностическаяпрограмма задает порядок съема кодовсигнатур в точках проверяемой трассына основе метода половинного деления, при этом начальная точка съемакода сигнатуры приходится на входной контакт проверяемой трассы. Наосновании анализа методом сравненияснятых кодов сигнатур с эталоннымв соответствующих точках трассыдиалоговая диагностическая программаделает вывод о направлении движенияпо трассе. Вначале задается движениеметодом деления участков на половинув направлении от входного контактак выходному. При достижении первойточки, у которой реальный код сигнатуры не совпал с эталонным, делаетсявывод о наличии неисправности междуданной точкой и предыдущей, послечего направление движения по трассеметодом деления участков на половинуменяется на противоположное и т.д.,пока не будет определено место неисправности с заданной глубиной поискадля данной неисправной трассы. Вычислитель 1 запоминает в оперативнойпамяти признак места неисправностии переходит к поиску неисправностейна других выявленных трассах неисправностей, не имеющих логическихсвязей с данной неисправной трассойи т.д пока не будут определенывсе неисправности. После этого вычислитель 1 выдает на блок 3 ввода в вывода информацию о местах неисправностей на индикацию и регистрацию.При поиске неисправностей с максимально возможной глубиной поиска,когда точки снятия сигнатур расположены на всех входах и выходах элементов схемы объекта 103 контроля,можно определить не только местонеисправности, но и характер даннойнеисправности: несоответствие амплитуды сигнала требуемой в данной точке цепи или несоответствие временизадержки сигнала требуемой в даннойточке цепи, обрыв цепи, замыканиецепи на землю, замыкание цепи на питание, замыкание цепей между собой.Несоответствие амплитуды сигналовтребуемой и наличие задержек сигналов, больших требуемых в данной це,пи, идентифицируется отличием снятойи эталонной сигнатур во всех точкахцепи. Обрыв цепи идентифицируется различием сигнатур на выходе какого 1 либо элемента и на входе (входах) непосредственно связанного с ним другого элемента, Замыкание цепи на землю идентифицируется наличием нулевой сигнатуры как на выходе какого-либо элемента, так и на входах непосредственно связанных с ним элементов. Замыкание цепи с питанием идентифицируется наличием единичной сигнатуры для данного объекта 103 контроля как на выходе какого-либо элемента, так и на входах непосредственно связанных с ним элементов. Замыкание цепей между собой идентифицируется наличием одинаковых сигнатур на цепях, реально не связанных друг с другом, причем эти сигнатурыготличаются от реальных для первой и второй цепи. При такой глубине поиска отказавших элементов вычислитель 1 выдает на блок 3 ввода в выво, кроме информации о месте неисправности, также информацию о типе неисправности, На этом диагностика неисправностей цифровых синхронных и асинхронных схем на реальной тактовой частоте заканчивается. Устройство в режиме функциональной статической проверки по методу Годенне годен" и диагностики неисправностей аналого-цифровых схем работает следующим образом,Особенностью организации проверки и диагностики аналого-цифровых схем является то, что входные стимулирующие сигналы для них задаются циклически в виде ступенчатых функций сложной формы независимо другот друга и параллельно по всем входам, а выходными сигналами являются обычные логические двухуровневые сигналы, Исходя иэ этого строится алгоритм проверки. Сначала осуществляется подготовка блоков устройства к работе, Вычислитель 1 в соответствии с введенной в его оперативную память программой осуществляет аналогично описанному для цифровых схем распределение узлов 9. согласования на входные и выходные, программирование блока 6 программируемых источников питания, программирование1уровней 0, ЦАП 38, задающих эталонный уровень в выходных узлах 9.1-9.п согласования, программироваоние уровня 1в ЦАП 13, задающем эталонный уровень 0", После этого1260974 с единичных и нулевых выходов компараторов 35 выходных узлов 9.1 согласования аналогично описанномудля цифровых схем, и запуская генератор 66 одиночных импульсов контроллера О адреса, на выходе которогоформируется сигнал Опрос", Еслипосле амплитудной и временной селекции сигналов реакций триггеры 73 внекоторых узлах 9.1 согласования остаются в единичном состоянии, то посигналу "Опрос", приходящему на блок11 идентификации результатов контроля, осуществляется поиск неисправныхвыходных контактов объекта 103 контроля аналогично описанному для цифровйх схем. Если триггеры 73 неисправности всех выходных узлов 9.1согласования находятся в нулевом.состоянии, то вычислитель 1, которыйпосле выдачи команды "Строб" перешелв режим ожидания сигналов прерывания, не получив этих сигналов прерывания, переходит к ранее прерваннойпрограмме. На этом цикл контроля напервом тестовом наборе заканчивается.Вычислитель 1 устанавливает с помощьюинформационных команд в выходныхузлах 9.1 согласования счетные триггеры 33 в состояния, соответствующийвторому тестовому набору, в каждомвходном узле 9. согласования перепрограммирует ЦАП 38 в соответствиис требуемой ступенчатой функцией,по командам "Уст.3.1"-"Уст.З.п" устанавливает в контроллере 10 адресав счетчике 49 код номера второготестового набора и подает командыУст.тр.неиспр." и "Строб", повторяя цикл контроля на втором тестовом,наборе, и т.д., пока не будет осуществлена проверка на всем поле .тестовых наборов.1 В каждом входном узле 9,1 согласования в соответствии с требуемой ступенчатой функцией на данном тестовом наборе программируются ЦАП 38, с выходов которых аналоговые1уровни Опоступают на выход аналогового ключа 34, так как счетные триггеры 33 всех входных узлов. 9. согласования находятся в единичном состоянии, и далее через коммутатор 35 31 на входы объекта 103 контроля.Сигналы реакций объекта 103 контроля в виде логических двухуровневых сигналов поступают на входы компараторов 35 узлов 9 согласования, выб ранных ранее выходными. Компараторы 35 осуществляют амплитудную селекцию сигналов реакций аналогично описанному при проверке цифровых схем. По командам Уст.3.1- 45 "Уст.З,п" в контроллере 1 О адреса устанавливается код номера первого тестового набора в счетчике 49 адреса, по команде "Уст.тр,неиспр." триггеры 73 в регистраторах 39 неисправ ности всех узлов 9.1-9.п согласования устанавливаются в единичное состояние, по команде "Строб" в контроллере 10 адреса на выходе элемента 65 ИЛИ формируется сигнал "Строб", который поступает на регистраторы 39 неисправности, осуществляя временную селекцию сигналов, поступающих 30 Диагностика неисправностей аналого-цифровьгх схем осуществляется для цифровой части схемы аналогично описанному для цифровых схем методами сигнатурного анализа. Аналоговая часть схемы проверяется с помощью подключения блока 5 измерителей к внутренним точкам схемы, при этом для подключения входа блока 5 измерителей оператором к внутренним точкам схемы используется свободный узел 9 согласования, замаскированный и выбранный как выходной, причем поиск неисправностей можно осуществлять как визуально, по форме ступенчатой через блок 4 дешифраторов подаетсякоманда "Сбр.сч,тр.", которая посту -пает на нулевые установочные входысчетных триггеров 33 всех узлов 9.1 -9.п согласования, устанавливая их внулевое состояние, и последовательность информационных команд, которыеустанавливают счетные триггеры 33 вовходных узлах 9.1 согласования в единичное состояниеа в выходных - в Осостояния, соответствующие первомувыходному тестовому набору. Методика установки требуемого тестовогонабора в данном режиме отличаетсяот режима проверки цифровых схем 15тем, что сигналы знакоперемен подаются на счетные входы триггеров 33не с блоков 37 памяти теста, а с блока 4 дешифраторов в виде информационных команд, которые через элемент 20ИЛИ 32 поступают на счетные входытриггеров 33 соответствующих узлов9.1 согласования, устанавливая ихв состояние, противоположные предыдущему. 25функции при зацикливании программы контроля с помощью осциллографа, входящего в состав блока измерителей,так и автоматически в диалоговом режиме работы оператора с диагностичес 5кой программой при пошагсвом прогонерабочей программы проверки с подключением к внутренним точкам схемы,в которых необходимо измерять аналоговые уровни цифрового вольтметра, 0входящего в состав блоха измерителей,чПредлагаемое устройство в режимефункциональной статическсй проверкипо методу "Годен-не годен" и диагностики неисправностей цифроаналоговых схем работает следующим образом,Особенностью организации проверки и диагностики цифроаналоговых схем20 является то, что входные стимулы для них задаются в виде обычных логических двухуровневых сигналов, а выходными являются сигналы в виде ступенчатых функций сложной Формы, Форми 25 руемые независимо друг от друга и па-. рачлельно по всем каналам, Исходя иэ этого строится алгоритм проверки. Сначала осуществляется подготовка блоков устройства к работе. Вычис 30 литель 1 в соответствии с введенной в оперативную память программой осущесствляет аналогично описанному для цифровых схем распределение узлов 9. согласования на входные и выходные, программирование блока 6 З 5 программируемых источников питания, программирование уровня Пв ЦАП 38, задающих уровень 11" стимулирующих сигналов во входных блоках 9 согласования, программирование0уровня П, ЦАП 12, задающего уровень логического 0 стимулирующих сигналов во входных узлах 9.1. согласо 11 и вания. По командеМаскир. в контроллере 10 адреса устанавливается в45 единичное состояние триггер 56, сигнал с выхода которого подается на вход элементов И 88 и блоков 40 уставок всех узлов 9.1-9.п согласования. После подачи информационных команд, соответствующих номерам всех выходных узлов 9.1 согласования, и затем команды Контр.аналог." триггеры 83 и 86 блока 40 уставок всех выходных узлов 9. согласования устанав-. 55 ливаются в единичное состояние. Посв 1 ле подачи команд Сбр.маскир. и "Сбр,реж," триггеры 83 в блоках 40 уставок и триггер 56 в контроллере 10 адреса устанавливаются в нулевое состояние, После этого подается команда "Сброс сч.тр.", которая устанавливает счетные триггеры 33 всех узлов 9,1-9.п согласования в нулевые состояния, и последовательность информационных команд, которые устанавливают счетные триггеры 33 во входных узлах 9. согласования в состояния, соответствующие первому тестовому набору, Далее в каждом выходном узле 9 согласования в соответствии с требуемой ступенчатой Функцией на данном тестовом наборе программируются ЦАП 38, при этом эталонные аналоговые уровни о должны задаваться большими ожидаемой величины аналогового сигнала реакции Ь на величину Ь 1; -6", где ЬБ максимально допустимое отклонение измеряемой величины 1.", от номинала;6- погрешность измерения компаратора 35. Сигналы реакцийс выхоГ дов объекта 103 контроля в виде ступенчатых функций сложной формы поступают на информационные входы компараторов 35 выходных узлов 9 согласования, которые осуществляют параллельную амплитудную селекцию сигналов реакции. По командам "Уст.3,1" в "Уст.З.п" в контроллере 10 адреса устанавливается код номера первого такта контроля первого тестового набора в счетчике 49 ад 11 и реса, по команде Уст.тр.неиспр. триггеры 73 в регистраторах 39 неисправности всех узлов 1.1-9.п согласования устанавливаются в единичное состояние, по команде "Строб" в контроллере 10 д - реса на выходе элемента ИХЬ, 65 Формируется сигнал "Строб", который поступает на регистраторы 39 неисправности, осущест, вляя временную селекцию сиг. налов, поступающих с единичных выходов компараторов 35. Сигналы с нулевых выходов компаратора 35 не участвуют в селекции, так как единичный уровень сигнала на входе "Контр. аналог." регистратора 39 неисправности разрешает селекцию сигналов на элементе И 75 и запрещает ее на элементе И 76, Нулевые уровни сигналов, поступающие с выходов триггеров 33 во всех выходных, узлах 9.1 согласования, разрешают селекцию сигналов с инверсных единичных выходовкомпараторов 35 через элемент И 75 Компараторы 35 в выходных блоках 9 согласования у которых ГФорФ Р оп мируют на инверсных единичных выходах единичные уровни сигнала, которые в момент действия сигнала "Строб через элемент И 75 устанавливают триггеры 73 в нулевые состояния. Если в каком-либо выходном узле 9.1,ссогласования Б . , то его компа овратор 35 на инверсном выходе имеет нулевой уровень сигнала и его триггер 73 остается в единичном состоянии. Таким образом определяется годность аналоговых уровней сигналов реакций по верхнему допустимому уровню. Опрос триггеров 73 в выходных узлах 9. согласования и поиск сбой-3- ных выходных контактов осуществляется, как при проверке аналогово-цифровых схем. После этого определяется годность аналоговых уровней сигналов реакций по нижнему допустимому уровню. Во всех выходных узлах 9.1 согласования с помощью информацион- ных команд все счетные триггеры 33 устанавливаются в единичные состояния, а во входных узлах 9. согласования все счетные триггеры 33 остаются в том же состоянии, соответствующем первому тестовому набору. В каждом выходном узле 9.1 согласования ПАП 38 перепрограммируются таким образом, чтобы эталонные аналоговыеуровни 1 О были меньшими или ожидаемой величины аналогового сигнала реакции 1 на величину ь - Д., после этого йо командам уст.3,1"- "Уст.З.п" программируется номер вто - рого такта. контроля первого тестового набора, подается команда "Уст.тр.неиспр,", устанавливающая триггеры 73 всех узлов 9 согласования в единич 3 и ные состояния, и команда Строб по которой организуется временная селекция сигналов в регистраторах 39 неисправности всех выходных узлов 9 согласования, при этом единичные уровни сигналов, поступающие с выходов счетных триггеров 33 во всех выходных узлах согласования, разрешают селекцию сигналов с единичных выходов компараторов 35. Компараторы 35, у которых П, формируют на единичных выходах единичные уровни сигнала, которые в момент действия сигнала "Строб" через элемент И 74 устанав- ливают триггеры 73 в нулевые состоя 40 45 50 55 Таким образом, применение изобретения позволяет повысить скорость работы устройства при динамическом тестировании цифровых синхронных и асинхронных схем в 20-30 раз, что обеспечивает проверку данного класса схем на реальной тактовой частоте, а также организовать допусковый параметрический контроль сигналов реакций объектов контроля, представляющих собой фиксированные аналоговые уровни сложной формы, оценку годности которых возможно производить параллельно по всем выходам объекта контЯ роля по критерию 1 О ,с1где о и 11 - допустимые ниж ний и верхний пределы контролируемого аналогового уровня по -му контролируемому выходу, что расширяетфункциональные возможности устройстния. Если в каком-либо узле 9. согласованияГ то его компара -тор 35 на единичном выходе имеетнулевой уровень сигнала и его триггер 73 неисправности остается в единичном состоянии. Опрос триггеров73 неисправностей и поиск сбойныхвыходных контактов осуществляется,как при проверке аналого-цифровых 1 О схем. В результате на первом тестовом наборе за два такта контроля осуществляется параллельный контрольвыходных уровней сигналов реакцийпо верхнему и нижнему пределам с 5 заданной точностью. После этого вовходных узлах 9. согласования счетные" триггеры 33 устанавливаются всостояния, соответствующие второмутестовому набору, и цикл контроляповторяется и т.д., пока не будетосуществлен контроль выходных аналоговых уровней сигналов на всех тестовых наборах.Диагностика неисправностей цифро аналоговых схем осуществляется какдля аналого-цифровых схем.Блок 14 регистров содержит регистры 80 и 81 хранения, в которые поуправляющим сигналам с блока 4 дешиф раторов "Зап.Рг." и "Зап,Рг,2" записываются коды, поступающие на входыЦАП 12 и 13.Сигнатурный анализатор 43 содержитрегистр сдвига 93, в котором получаются сигнатурные свертки, и сумматор 94 по модулю два, суммирующийвходной сигнал с содержимым регистраЧЗ для получения сигнатуры.1. Устройство для контроля электрических параметров цифроных узлов, содержащее узлы согласования по чис лу контролируемых параметров, блок программируемых источников питания, блок сопряжения, соединенный первыми информационными входами и выходами соответственно с первыми информационными выходами и входами вычислителя, вторыми информационными входами и выходами - с информационными выходами и входами блока ввода-вывода, третьими информационными входами с информационными выходами блока измерителей, сигнальный вход которого соединен с первыми выходами узлов согласования, вторые выходы и первые входы которых являются стимулирующими выходами и измерительными входами устройства, первый вход прерывания вычислителя соединен с первым выходом блока анализа, информационный вход которого соединен с информационным выходом блока диагностики,35 информационные входы которого соединены с третьими выходами узлов согласования, каЖдый узел согласования содержит первый элемент И, первый элемент ИЛИ, блок памяти теста, счетный триггер, коммутатор, соединенный первым, вторым выходами и первым входом с первым, вторым выходами и первым входом узла согласования, третьим выходом - с перным входом компаратора, вторым входом - с выходом аналогового ключа, третьим входом - с первым выходом блока уставок, вторые выходы которого соединены с информационными входами первого цифроаналогового преобразователя, выход которого соединен с первым входом аналогового ключа и вторым входом компаратора, блок диагностики содержит регистр адресов выходов, входы которого являются управляющими входами блока диагностики, а выходы соединены с управляющими нходами 45 2 12 б 0 на. Кроме того, удалось ор ациэовать диагностику неисправностей цифровых синхронных и асинхронных сх 6 м на реальной тактовой частоте н диало - гоном режиме работы с оператором с точной локализацией места неисправности и идентификацией ее типа, что также .расширяет функциональные воэможности устройства. 974мультиплексора, сигнальные входы которого являются информационными входами блока диагностики, а выход является информационным выходом блока диагностики, блок анализа содержит сигнатурный анализатор, информационный вход которого является информационным входом блока анализа, а выходы соединены с информационными входами регистра сигнатуры неисправного контакта и регистра диагностических сигнатур, ньходы которых соединены соответственно с первыми и вторыми входами элемента сравнения, выход которого является первым выходом блока анализа, соединенного управл юшими входами с управляющими входами сигнатурного анализатора, регистра сигнатуры неисправного контакта и регистра диагностических сигнатур, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей устройства путем обеспечения контроля и диагностики на реальной тактовой частоте в реальном масштабе времени, а также двухпорогового контроля уровней на любом из выводов контролируемого цифрового узла, в него введены контроллер адреса, блок идентификации неисправностей, блок дешифраторов, два цифроаналоговых преобразователя, блок регистров, а в каждый узел согласования дополнительно введен регистратор неисправности, причем выходы программируемых источников питания являются выходами питающих напряжений устройства, первый выход контроллера адреса является выходом синхронизации устройства, второй выход контроллера адреса соединен с вторыми входами узлов согласования, третьи и четвертые выходы - с третьими и четвертыми входами узлов согласования, пятые выходы - с пятыми входами узлов согласования, с четвертыми информационными входами блока сопряжения и информационными входами блока регистров, шестой выход - с шестыми входами узлов согласования и стробирующим входом блока анализа, седьмой выход - с первым входом блока идентификации неисправностей, а восьмой выход - с вторым входом прерывания вычислителя, первый выход блока идентификации неисправностей соединен с первым входом контроллера адреса и третьим входом прерывания вычислителя, второй вьгход -с четвертым входом прерывания вычислителя, третьи выходы - с соот-.ветствующими седьмыми входами каждого узла согласования, а четвертые выходы блока идентификации неис-5 правностей соединены с пятйми информационными входами блока сопряжения первые выходы блока дешифраторов соединены с управляющими входами блока программируемых источников 1 О питания, вторые выходы - с управляю-. цими входами блока измерителей, третьи выходы - с вторыми входами контроллера адреса, четвертые выходы - с восьмыми входами узлов согласова ния, пятые выходы - с девятыми входами соответствующих узлов согласования, шестые выходы - с вторым вхо- . дом блока идентификации неисправностей, третьим входом контроллера адреса и 2 О десятыми входами узлов согласования, седьмые выходы - с одиннадцатыми входами узлов согласования, восьмой выход - с двенадцатыми входами узлов согласовайия, девятый выход - с тре тьим входом блока идентификации неисправностей, десятые выходы - с управляющими входами блока регистров, одиннадцатые выходы - с управляющими входами блока диагностики, а двенадцатые выходы блока дешифраторов соединены с управляющими входами блока анализа, первый и второй выходы блока регистров соединены соответственно с информационными входами второго и третьего цифроаналоговых пре 35 образователей, выходы которых соединены соответственно с тринадцатыми и четырнадцатыми входами узлов согласования, соединенных четвертыми выходами с.соответствующими четвертыми входами блока идентификации неисправностей, блок сопряжения соединен третьими информационными выходами, адресными выхОдами и стробирующими выходом соответственно с информационными входами, адресньки входами и стробирующим входом блока дешифраторов, вторые выходы блока анализа соединены с шестым информационным входом блока сопряжения, а в каждом узле согласования второй его вход соединен с первым входом первого элемента И и первым входом регистратора неисправности, третьи входы - с управляющими входами блока памяти теста, четвертые входы - с первыми входами блока уставок, пятые входы с вторыми входами блока уставок и адресными входами блока памяти теста, шестой и седьмой входы соответственно - с вторым и третьим входами регистратора неисправности, восьмой вход - с первым нулевым установочным входом счетного триггера, девятый вход - с третьим входом блока уставок, первым входом первого элемента ИЛИ и информационным входом блока памяти теста, десятый вход - с четвертым входом блока уставок и вторым нулевым установочным входом счетного триггера, одиннадцатые входы - с пятыми входами блока уставок, двенадцатый вход - с четвертым входом регистратора неисправности, тринадцатый вход - с вторым входом аналогового ключа, а четырнадцатый вход каждого узла согласования соединен с третьим входом компаратора, которьИ соединен нулевым и единичным выходами с пятым и шестым входом регистратора неисправности, выход блока памяти теста соединен с вторым входом первого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, соединенного выходом со счетным входом счетного триггера, соединенного выходом с третьим входом аналогового ключа и седьмым входом регистратора неисправности, выход регистратора неисправности и единичный выход компаратора являются соответственно четвертым и третьим выходами узла согласования, восьмой и девятый входы регистратора неисправности соединены соответственно с третьим и четвертым выходами блока уставок, пятый выход которого соединен с инверсным входом первого элемента И, а шестой выход соединен с четвертым входом коммутатора и десятым входом регистратора неисправности, а в блоке анализа его стробирующий вход соединен со стробирующим входом сигнатурного анализатора, выходы которого являются вторыми выходами блока анализа, управляющий вход которого соединен с третьим входом элемента сравнения.2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что контроллер адреса содержит. первый регистр хранения, нулевые входы которого являютСя третьим входом. контроллера адреса и соединены с нулевыми установочными входами первого; второго и третьего двоичных счетчиков и первыми нулевы 33 1260 ми установочными входами второго двоичного счетчика и первого, второго, третьего, четвертого, пятого и шестого триггеров, второй нулевой установочный вход первого триггера является первым входом контроллера адреса, единичные установочные входы первого, второго, третьего, четвертого, пятого и шестого триггеров, вторые нулевые установочные входы третьего, 1 О четвертого, пятого и шестого триггеров, второй нулевой установочный вход второго триггера, первый вход второго элемента ИЛИ, первый суммирующий счетный вход четвертого двоичного 15 счетчика, второй нулевой установочный вход четвертого двоичного счетчика, единичные установочные входы регистра хранения, установочные вхоцы первого двоичного счетчика, еди - ничные установочные входы четвертого двоичного счетчика являются соответствующими вторыми входами контроллера адреса, выходы пятого и шестого триггеров соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выходы второго, третьего и четвертого триггеров являются соответствующими четвертыми выходами контроллераЗО адреса, инверсный въход третьего элемента ИЛИ и выход шестого триггера являются соответствующими третьими выходаии контроллера адреса, выходы четвертого двоичного счетчика являются пятыми выходами контроллера адреса, выход первого триггера соединен с запускающим входом первого генератора импульсов, соединенного выходом со счетным входои второго двоичного счетчика, выходы которого сое О динены с первыми входами соответствующих вторых элементов И, вторые входы которых соединены с соответствующими выходами регистра хранения, а выходы - с входами четвертого элемен-45 та ИЛИ, соединенного выходом с первыми входами третьего, четвертого и пятого элементов И и счетным входом третьего, двоичного счетчика, выход первого разряда которого соединен с вторыми входами третьего и четвертого элементов И и первым инверсным входом пятого элемента И, а выход второго разряда вс третьим входом четвертого элемента И, инверсным входом 55 третьего и вторым инверсным входом пятого элементов И, выходы третьего и пятого элементов.И являются соответственно первым и вторым выходами контроллера адреса, выход четвертого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого является шестым выходом контроллера адреса и соединен с запускающим входом генератора одиночных импульсов, выкод которого является седьмым выходом контроллера адреса и соединен с вторым суимирующим входом четвертого двоичного счетчика и вычитающим счетныи входом первого двоичного счетчика, выход переноса которого является восьмым выходом контроллера адреса и соединен с третьим нулевым установочным входом первого триггера.3. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что блок идентификации неисправностей содержит пятые элементы ИЛИ, первые входы которых являются первым входом блока, первые нулевые установочные входы седьмого триггера и пятого двоичного счетчика являются вторым входом блока, единичный установочный вход седьмого триггера является третьим входомблока, входы шестого элемента ИЛИ являются четвертыми входами блока,второй нулевой установочный вход седьмого триггера соединен с выходом шестого элемента ИЛИ и является первым выходом блока, выход седьмого триггера соединен с запускающим входом второго генератора импульсов, выход которого соединен со счетным входом пятого двоичного счетчика, выходы которого являются четвертыми выходами блока и соединены с соответствующими входами первого двоичного позиционного дешифратора, выходы которого соединены с соответствующими вторыми входами пятых элементов ИЛИ, выходы которых являются третьими выходами блока, дополнительный выход первого двоичного позиционного дешифратора соединен с вторым нулевым установочным входом пятого счетчика и третьим нулевым установочным входом седьмого триггера и является вторым выходом блока.4. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что регистратор неисправности содержит восьмой триггер, первый единичный установочный вход которого является первым входом регистратора, первые входы шестого, седьмого и восьмого элементов И являются вторым входом регист1260 35ратора, первый вход девятого элемента И является тпетьим входом регистратора, второй единичный установочный вход седьмого триггера является четвертым входом регистратора, 5Ф второй вход восьмого элемента И является пятым входом регистратора, второй вход шестого элемента И и первый инверсный вход седьмого элемента И являются шестым входом ре гистратора, третий вход шестого элемента И, второй инверсный вход седьмого и первый инверсный вход восьмого элементов И являются седьмым входом регистратора, четвертый вход шестого и второй вход седьмого элементов И и третий инверсный вход восьмого элемента И являются восьмым, входом регистратора, первый и второй инверсные входы девятого элемента И являются соответственно девятым и десятым входами регистратора, выходы шестого, седьмого и восьмого элементов И соединены соответственно с первым, вторйм и третьим нулевыми ус- д тановочными входами восьмого триггера, выход которого соединен с вторым входом девятого элемента И, выход которого является выходом регистратора. 30 5. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок уставок содержит десятый, одиннадцатый и двенадцатый элементы И, первые входы которых являются первыми входами З 5 блока уставок, единичные установочные Э-входы второго регистра хранения являются соответствующими вторыми входами блока уставок, вторые входы одиннадцатого и двенадцатого элемен тов И являются третьим входом блока уставок, первые нулевые установочные входы девятого, десятого, одиннадцатого и двенадцатого триггеров являются четвертым входом блока уставок,. 45 первый стробирующий вход второго регистра хранения является соответствующим пятым входом блока уставок, ,каждый из первых входов тринадцатого, четырнадцатого и пятнадцатого элементов И, вторых нулевых установочных входов девятого, десятого, одиннадцатого и двенадцатого триггеров в отдельности являются соответствующими пятыми входами блока уставок, выход девятого триггера соединен с вторым входом десятого, тринадцатого, четырнадцатого и пят 974 36надцатого элементон И, выходы второго регистра хранения являются вторы.ми выходами блока уставок, выходы девятого, цесятого, одиннадцатого, двенадцатого триггеров и десятого элемента И являются соответственно третьим, шестым, первым, четвертым, пятым выходами блока уставок.6. Устройство по п, 1, о т л и ч а ю щ е е с я тем, что блок дешифраторов содержит второй двоичный позиционный дешифратор, входы которого являются адресными входами блока, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый двоичные позиционные дешифраторы, входы кото" рых-являются информационными входами блока, стробирующий вход второго двоичного позиционного дешифратора является стробирующим выходом блока, первый, второй, третий, четвертый, пятый, шестой, седьмой выходы которого соединены со стробирующими входами третьего, четвертого, пятого,шестого, седьмого, восьмого и девятого двоичных позиционных дешифраторов, выходы третьего, четвертого,пятого, седьмого и восьмого двоичныхпозиционных дешифраторов являютсясоответственно первыми, вторыми,одиннадцатыми, третьими, пятымивыходами блока, первый, второй, третий, четвертый, пятый, шестой выходы шестого двоичного позиционногодешифратора являются соответствующими двенадцатыми выходами блока, седьмой и восьмой выходы - десятыми выходами блока, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой выходы девятого позиционного дешифратора являются седьмыми выходами блока дешифраторов,девятый, одиннадцатый, двенадцатыйвыходы девятого позиционного дешифратора являются восьмым, девятым,четвертым и шестым выходами блока,7. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блок памяти теста содержит матричный регистрхранения, адресные входы которогоявляются соответствующими входамиблока памяти текста, первый вход седьмого элемента ИЛИ является информационным входом блока памяти теста,вход "Запись-чтение" матричного регистра хранения соединен с вторымвходом седьмого элемента ИЛИ и является соответствующим управляющим вхо-дом блока памяти теста, информаци260974 О 5 20 25 30 35 40 45 синхронных и асинхронных схем на реальной тактовой частоте н диалоговомрежиме работы с оператором с точной Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля электрических параметров и диагностики неисправностей цифровых, узлов.Цель изобретения - расширение функциональных возможностей устройства путем обеспечения контроля и диагностики цифровых узлов на реальной тактовой частоте в реальном масштабе времени и проведения двух- порогового контроля уровней на любом из выводов контролируемого цифрового узла.На фиг. 1 приведена блок-схема устройства для контроля электрических параметров цифровых узлов;на фиг. 2 - схема контроллера адреса; на фиг. 3 - схема блока идентификации неисправностей; на фиг. 4 - схема регистратора неисправности;на фиг. 5 - схема блока памяти теста; на фиг. 6 - схема блока регистров; на фиг. 7 - схема блока уставок; на фиг. 8 - схема сигнатурного анализатора; на фиг. 9 - схема блока дешифраторов; на фиг. 10 - временная диаграмма работы контроллера адреса в режиме динамической проверки цифровых асинхронных и синхронных схем в. реальном масштабе времени.Устройство содержит вычислитель 1, блок 2 сопряжения, блок 3 ввода- вывода, блок 4 дешифраторов, блок 5 измерителей, блок 6 программируемых источников питания, блок 7 диагнос,тики, блок 8 анализа, узлы 9.1-9.п согласования, контроллер 10 адреса, блок 11 идентификации неисправностей первый 12 и второй 13 цифроаналоговые преобразователи (ЦАП), блок 14 регистров, пятый 15, четвертый 16, третий 7 выходы контроллера 10 адреса, четвертый вход 18, третий 19 и четвертый 20 выходы блока 11 идентификации неисправностей, адресные 21 и информационные 22 выходы блока 2 локализацией места неисправности иидентификацией ее типа, 8 з,п. ф-лы,10 ил. сопряжения, первый 23, второй 24, пятый 25, третий 26, седьмой 27, десятый 28, одиннадцатый 29 и двенадцатый 30 выходы блока 4 дешифраторов.Каждый узел 9.1-9.п согласования состоит из коммутатора 31, первого элемента ИЛИ 32, счетного триггера33, аналогового ключа 34, компаратора 35, первого элемента И 36, блока 37 памяти теста, первого ЦАП 38, регистратора 39 неисправности и блока 40 уставок.Блок 7 диагностики образуют регистр 4 адреса выходов и мультиплексор 42. Блок 8 анализа имеет сигнатурный анализатор 43, регистр 44 сигнатуры неисправного контакта, регистр 45 диагностических сигнатур и элемент 46 сравнения.Контроллер 10 адреса содержит второй 47, первый 48, четвертый 49 и третий 50 двоичные счетчики, первый генератор 51 импульсов, первый регистр 52 хранения, первый 53, второй 54, третий 55, четвертый 56, пятый 57 и шестой 58 триггеры, элементы И 59.1-9.к, третий 60, пятый 61 и четвертый 62 элементы И, четвертый 63, третий 64 и второй 65 элементы ИЛИ и генератор 66 одиночных импуль. сов.Блок 11 идентификации неисправностей состоит из седьмого триггера 67, второго генератора 68 импульсов, пятого двоичного счетчика 69, первого позиционного дешифратора 70,шестого элемента ИЛИ 71 и пятых элементов ИЛИ 72.1-72.Б,Регистратор 39 неисправности образуют восьмой триггер 73, шестой 74, седьмой 75, восьмой 76 и девятый 77 элементы И.Блок 37 памяти теста включает в себя матричный регистр 78 хранения и седьмой элемент ИЛИ 79.37 1 онный вход матричного регистра хранения и инверсный вход седьмого элемента ИЛИ являются соответствующим" управляющим входом блока памяти теста, инверсный выход седьмого элемента ИЛИ соединен с входом выбора матричного регистра хранения, выход которого является выходом блока памяти теста.8. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что сигнатурный анализатор содержит 16-разрядный сдвиговый регистр, стробирующий вход и нулевой установочный входы которого являются соответственно стробирующим и управляющим входами сигнатур- ного анализатора, первый вход элемента сложения по модулю два является информационным входом сигнатурно 260974 38го анализатора, а выход соединен синформационным входом 16-разрядногосдвигового регистра, все выходы которого являются выходами сигнатурного анализатора, а седьмой, девятый,двенадцатый, шестнадцатый выходы соединены соответственно с вторым, третьим, четвертым и пятым входами элемента сложения по модулю два,10 9. Устройство по и. 1, о т л и -ч а ю щ е е с я тем, что блок регистров содержит третий и четвертыйрегистры хранения, информационныевходы которых соединены между собой5 и являются информационными входамиблока, управляющие входы являютсясоответствующими управляющими входами,блока, а выходы соответственно первыми и вторыми выходами блока регистров./ецкцньььКап р Щ бапр.бк ст чр ч цп.р" бап кли ьрпЪч.н ь аснар ап ск тра чст ь Ъ 4 4 ррссч ст Уст, . б 7 чн бек +к ст ст Уст.б.п Уст. Э. ып э/ 3 кРык. гби 66 ИРас Юыксч цб ррсрыбб.Ходанич едактор Л. Пчелинс Заказ 5234/51 Ти ВНИИПИ Государственно по делам изобретени 13035, Москва, Ж, Подпи комитета открытийушская наб д. 4 иэводственно-полиграфическое 1 р бр 4 ь. ч Р Р фь 1 р нбр Гтреб бт ;4 РР.ч: 4 ЪГг,б апчбрп.скап7В пре, 13 ц 5 с 7 б 9 л 1 3 Уст Фн.гы рр ,ьь Юлчнр. Ц,ЫЕ. Ь нептр.аналае ч, Гбр мюср, фр ы к ЪГ рср клии. ь улцн 7 л.анд ьь трфн бл. бНрбрассчтр 7 саблб 0 шцос набд67 орректор О. Лугов Ужгород, ул. ПроектнаяО 20 Устройство в режиме функциональной динамической проверки цифровыхасинхронных и синхронных схем на 40 реальной тактовой частоте по методу"Годен-не годен" работает следующим образомС помощью клавиатуры блока 3 ввода-,вывода оператор задает режим за-. 45 грузки исходной информации в оперативную память вычислителя 1, при этом программа проверки выбранного объекта 103 контроля, хранящаяся на внешнем носителе блока 3 ввода вывода, вводится в оперативную память вычислителя 1 через блок 2 сопряжения. После ввода исходной информации вычислитель 1 в соответствии с введенной программой начинает, 55 программирование блоков устройства, при этом с выходов 22 и 21 блока 2 сопряжения выдаются на входы блока.Блок 4 регистров состоит из третьего 80 и четвертого 81 регистров храненияБлок.40 уставок содержит второй регистр 82 хранения, девятый 83, 5 десятый 84, одиннадцатый 85 и двенадцатый 86 триггеры, одиннадцатый 87, двенадцатый 88, тринадцатый 89, четырнадцатый 90, пятнадцатый 91 и шестнадцатый 92 элементы И.Сигнатурный анализатор 43 содержит 16-разрядный сдвиговый регистр 93 и сумматор 94 по модулю два.Блок 4 дешифраторов содержит третий 95, четвертый 96, второй 97, пя тый 98, шестой 99, седьмой 100, восьмой 101 и девятый 02 позиционные дешифраторы.К входам-выходам устройства подключен объект 103 контроля.Устройство работает в следующих режимах:1. Функциональная динамическая проверка цифровых асинхронных и синхронных схемна реальной тактовой час тоте по методу "Годен-не годен".2. Диагностика неисправностей цифровых асинхронных и синхронных схем на реальной тактовой частоте.3. функциональная статистическая З 0 проверка по методу "Годен-не годен" и диагностика неисправностей цифроаналоговых схем.4. Функциональная статическая проверка по методу "Годен-не годен" и диагностика неисправностей цифро 35 аналоговых схем. 4 дешифраторов информационные, адресные и стробирующий сигналы. Блок 4 дешифраторов преобразует информационные сигналы (коды управления с разрядностью числовой магистрали вычислителя 1) по соответствующим адресам в сигналы управления, которые подготавливают блоки устройства к работе и управляют их работой при осуществлении операций контроля. Последовательность команд управления в каждом режиме работы задается алгоритмом работы. Сначала осуществляется подготовка к работе блока 37 памяти теста и блока 40 уставок в выбранных для данной проверки узлах 9.1 согласования, а также блока 14 регистров, блока 6 программируемых источников питания и контроллера 1 О адреса.Блок 37 памяти теста каждого узла 9. согласования содержит. в своем составе матричный регистр 78 хранения, представляющий собой статистическое ОЗУ с произвольной выборкой, с организацией памяти 1 2" бит, которые служат для хранения информации об испытательных тестовых последовательностях по одному из входов и выходов объекта 103 контроля. Информация в матричный регистр 78 хранения записывается в виде знакоперемен, т.е. в разряды памяти с адресами, соответствующими номерам тестовых наборов, на которых должно произойти изменение состояния, записываются единицы, остальные ячейки должны оставаться в нулевом соС- тоянии. Запись тестовой информации ,в виде энакоперемен значительно сокращает количество команд управления при программировании блока 37 памяти теста, Программирование блока 37 памяти теста начинается с обнуления памяти. По команде "Сброс" все счетчики, регистры и триггеры устройства, кроме матричных регистров 78 хранения (в блоках 37. памяти теста), регистров 80 и 81 хранения (блока 14 регистров) и регистров 82 хранения (блоков 40.х уставок) устанавливаются в исходные (нулевые) состояния. По одной из команд "Уст.1.1"-"Уст.1.К" регистр 52 контроллера 10 адреса выбирает требует мую частоту импульсов запуска формирователя измерительных импульсов, собранного на счетчике 50 и элементах И 60-62 и ИЛИ 65. Частоа импульсов1260 3запуска выбирается при подготовке программы контроля таким образом, чтобы измерительные импульсы имели частоту следования, близкую к реальной тактовой частоте работы объекта 1 ОЗ контроля. По команде "Зап.О триггер 55 (в контроллере 10 адреса) устанавливается в единичное состояние при этом на адресных входах 11 -, информационных входах Р 1, 10 входах запись 1 чтение с и.входах выбора СЕ матричных регистров 78 хранения (блоков 37 памяти теста) всех узлов 9.1 согласования присутствуют уровни "0", так как на выхо дах счетчика 49 адреса 1 р-),р, элемента ИЛИ 64 и триггера 58 (контроллера 1 О адреса) присутствуют уровни 0. Такое состояние входов матричных регистров 78 хранения ре гистров 37 .памяти теста соответствует режиму записи в них "О" по ну - левому адресу. Для обнуления матричных регистров 78 хранения на всем поле адресов на вход контроллера 10 25 адреса подается команда "Запуск 1", которая устанавливает триггер 53 в единичное состояние, при этом после выдачи этой команды вычислитель 1 переходит в режим ожидания сигналов 30 прерывания, Единичный уровень сигнала с выхода триггера. 53 запускает генератор 51 импульсов. Импульсы с вы,хода генератора 51 поступают на счетный вход счетчика 47, формирующего. на своих выходах сетку частот импульсов запуска, которые поступают на первые входы элементов И 59.1-59.К Один из элементов И 59,1-59,К, на входе которого присутствует единичный уровень сигнала от ранее запрограммированного регистра 52 хранения, пропускает на свой выход импульсы выбранной частоты следования, которые через элемент ИЛИ 63 поступают 4 на счетный вход счетчика 50 и на первые входы элементов И 61-63 формирователя измерительных импульсов, на выходе которого измерительные импульсы "СИ", "Счит," и "Строб" формируются в соответствии с временной диаграммой, приведенной на Фиг. 10. С выхода элемента .И 62 сигнал "Строб" через элемент ИЛИ 65 поступает на вход генератора 66 одиночных импульсов, который по заднему фронту сигнала "Строб" вырабатывает сигнал "Опрос", поступающий на первый сумми 974 Ьрующий счетный вход счетчика 49 адреса и на вычитающий счетный вход счетчика 48 количества адресов.Счетчик 49 адреса с выбранной частотой выдает последовательно увеличивающиеся кодь адресов на входы матричных регистров 78 хранения (блоков 37 памяти теста) всех узлов 9 согласования, записывая в них по этим адресам нули. Так как счетчики 48 и 49 имеют одинаковую разрядность, то после выдачи последнего кода адреса на выходе переноса счетчика 48 появляется импульс, который устанавливает в нулевое состояние триггер 53, и, поступая на второй вход прерывания вычислителя 1, сигнализирует об окончании обнуления регистров 37 памяти теста на всем поле адресов, При этом генератор 51 импульсов прекращает выдачу импульсов и оба счетчика 48 и 49 остаются в нулевом состоянии,Если необходимо обнулить блоки 37памяти теста не на всем поле адресов,а на какой-то их части, то перед подачей команд "Зап,О" и "Запуск 1" спомощью команд "Уст.З." в "Уст,З."и "Уст.2.1-"Уст.2" устанавливаютсяв счетчике 49 начальный адрес обнуления блоков 37 памяти теста, а всчетчике 48 требуемое количествоадресов, на которых необходимо обну-лить блоки 37 памяти теста. В остальном алгоритм обнуления блоков 37памяти теста аналогичен приведенному вьппе.Затем осуществляется запись единиц (знакоперемен) в блоки 37 памятитеста в соответствии с требуемой тестовой программой, По командам "Сбросреж. и Зап." в контроллере 10 адреса триггер 57 устанавливается в нулевое состояние, а триггер 58 - в.единичное. В отличие от режима обнуления на информационных входах 2 1и на входах выбора Ж матричных регистров 78 хранения регистров 37 памяти теста всех блоков 9 согласования присутствуют уровни "1". Наличие единичного уровня на входах выбора СЕ и нулевого уровня на входеЗапись-чтение" ф соответствует невыбранному состоянию матричных регистров 78 хранения в режиме записи, при этом их выходы находятся в третьем высокоимпеденсном состоянии и хранят ранее записанную информацию974 7 1260 в данном случае нули по всем адресам После этого в контроллере 10 адреса по командам "Уст.3.1"- Уст.3.п" программируется адрес первого тестового набора требуемой тестовой последова 5 тельности и последовательно подаются ,информационные команды на те блоки 9.1 согласования, в которые на данном тестовом наборе необходимо записать единицы знакоперемены). Информационные команды поступают на входы элементов ИЛИ 79 в выбранных блоках 37 памяти теста и в момент их действия на входах СЕ соответствующих матричных регистров 78 хранения присутствуют уровни "0", а так как на информационных входах О 1 всех матричных регистров 78 хранения присутствует уровень "1", в них последовательно записываются единицы по дан О ному адресу. После окончания действия информационных команд матричные регистры 78 хранения блоков 37 памяти теста (для выбранных узлов 9.1 согласования) переходят в невыбранное 25 состояние и хранят ранее записанную информацию, т.е. "1". Затем осуществляется программирование блоков 37 памяти теста на следующем тестовом наборе, при этом на второй счетный вход счетчика 49 адреса подается команда "Счет", устанавливая на выходе счетчика 49 адреса код адреса следующего тестового набора. Запись знакоперемен на данном адресе осуществляется аналогично описанному выше. Таким образом программируются блоки 37 памяти теста во всех узлах 9.1 согласования на всем требуемом поле адресов (тестовых наборов).Далее по командам от блока 4 дешифраторов программируются блоки 40 уставок, которые определяют состояние ,элементов соответствующих узлов 9.3. согласования, а именно коммутаторов 15 31,ЦАП 38 и регистраторов 39 неисправности. В зависимости от управляющего сигнала "Подкл.входов" с блока 40 установок коммутатор 31 подключает к контакту объекта 103 контроля выход аналогового ключа 34 и сигнальный вход компаратора 35, а по сигналу "Подкл.иэмер." к данному контакту подключается вход блока 5 измерителей. Соответственно данный узел 9.1 согласования является входным, осуществляя генерирование стимулирующих сигналов, и выходным, осуществляя контроль сигналов реакций, а блок 5 измерителей может при этом осуществлять параметрический контроль выходных сигналов объекта 103 контроля. ЦАП 38 преобразует коды двоичных чисел, поступающих на его информационные выходы с блока 40 уставок, в аналоговые уровни входных сигналов "1"вх. для аналогового ключа 34 и в аналоговые уровни эталонных опорных сигналов "1 " Цдля компараторов 35. Программирование ЦАП 38 во входных и выходных узлах 9.1 согласования в данном режиме осуществляется один раз перед началом проверки, при этом уровень сигнала "1" может быть задан в каждом канале независимо,.что позволяет проверять объекты контроля, выполненные на элементах с различным типом логики. Сигналы "Маскир." и "Контр. аналог.", поступающие с блока 40 установок на вход регистратора 39 неисправности, маскируют выход триггера 73 и задают режим контроля реакций логических либо аналоговых сигналов, Программирование блока 40 уставок в данном режиме осуществляется следующим образом. В исходном состоянии триггеры 83-86 блока 40 уставок находятся в нулевом состоянии, при этом все узлы 9,1-9.п согласования размаскированы и выбраны как выходные, входы блока 5 измерителей отключены от контактов объекта 103 контроля, в регистраторе 39 неисправности установлен режим контроля реакций логических сигналов, Для выбора блоков 9. согласования, соединенных с входами объекта 103 контроля, в качестве входных подается с блока 4 дешифраторов команд "Маскир." на контроллер 10 адреса, при этом триггер 56 устанавливается в единичное состояние и разрешает установку в единичное состояние триггеров 83 в блоках 40 уста- вок всех узлов 9.1-9.п согласования по информационным командам. После подачи набора требуемых команд и команды "Выб.вх.ч с блока 4 дешифраторов триггеры 84 в соответствующих блоках 40 уставок устанавливаются в единичное состояние, выбирая данные узлы 9. согласования как входные. Все незадействованные узлы 9 согласования выбираются как входные для того, чтобы в регистраторах 39неисправности выход триггера 73 (Фиг 4) блокировался сигналом "Подкл.входов" с блока 40, так как при этом запрещается выработка сигнала "сбой" при идентификации неисправностей. После этого подаются команда "Сбр.маскир.", устанавливающая триггер 83 всех блоков 40 уставок в нулевое состояние и команда "Сброс реж.", устанавливающая триггер 56 контроллера 10 адреса в нулевое состояние.Для установки заданных уровней ЦАП 38 подается команда "Сбр.сч," и требуемые команды "Уст.3.1"- Уст.3.п на установочные входы счетчика 49 контроллера 10 адреса, с выхода которого требуемый код числа поступает на информационные входы блока 40 уставок. Если необходимо задать одинаковые уровни сигналов на выходах ЦАП 38 всех узлов 9,1-9.п согласования, подается команда "Уст.уровня 2", по которой заданный код записывается во все регистры 82 хранения блоков 40 уставок всех узлов 9.1-9.п согласования. Если необходимо задать разные единичные уровни в узлах 9,х согласования, по команде "Уст.уровня 1" в контроллере 10 адреса триггер 55 устанавливается в единичное состояние, разрешая запись в регистры 82 хранения требуемого кода по информационным командам. После этого поочередно задаются требуемые коды чисел в счетчике 49 аналогично описаннояу выше и подаются требуемые информационные команды, при этом в регистры 82 хранения (блоков 40 уставок) соответствующих узлов 9. согласования поочередно записываются требуемые коды чисел, определяющие заданный уровень сигнала ЦАП 38. После этого подается команда "Сброс реж.", устанавливающая триггер 55 контроллера 10 адреса в нулевое состояниеДля маскирования од. ного или нескольких каналов измерения узлов 9.х согласования триггеры 83, блоков 40 уставок соответствующих узлов 9. согласования устанавливаются в единичное состояние аналогично описанному. По командам от блока 4 дешифраторов программируется блок 14 регистров, который определяет состояние первого 12 и второго 13 ЦАП, которые задают соответственно уровень входных 1 О 15 20 25 30 35 40 45 50 55 сигналов 0" Ц для аналоговых клюьхчей 34 и уровень эталонных опорных сигналов логического 0" ц, для компараторов 35 всех узлов 9,1-9.п согласования. Программирование регистров 80 и 81 хранения блока 14 регистров осуществляется аналогично программированию регистров 82 хранения (блоков 40 уставок), при этом код требуемого числа задается счетчиком 49 контроллера 10 адреса, а запись требуемого кода осуществляется в регистр 80 хранения по команде "Зап. Рг.1" и в регистр 81 хранения по команде "Зап.Рг.2".По командам от блока 4 дешифраторов программируется блок б программируемых источников питания, на соответствующих выходах которого, соединенных с шинами питания объекта 103 контроля, устанавливаются требуемые потенциалы питающих напряжений.По командам от блока 4 дешифраторов программируется контроллер 10 адреса. Подаются команды Уст.3,1"- "Уст,3.п" и "Уст,2.1"-"Уст,2.п", которые устанавливают соответственно на выходе счетчика 49 адрес первого тестового набора, а в счетчике 48 - код количества адресов (тестовых наборов), на которых осуществляется динамическая проверка объекта 103 контроля, а затем команда "Сброс реж. , которая устанавливает триггеры 55-58 в нулевое состояние, при этом на входах "Запись-чтение" МЕ матричных регистров 73 хранения всех блоков 37 памяти теста присутствует уровень "1", на стробирующих входах СЕ -уровень "0", а на адресных входах А -А адрес первого тестового набоо Нра требуемой тестовой последовательности, что соответствует режиму чтения по первому адресу информации, записанной ранее в матричные регистры 78 хранения блоков 37 памяти теста всех узлов 9. согласования, которая с выходов блоков 3 памяти теста поступает на входы элементов И 36На этом подготовка блоков устройства к работе в данном режиме проверки заканчивается. Проверка объекта 103 контроля осуществляется путем циклического формирования стимулирующих воздействий и оценки его реакций, причем цикл контроля задается контроллером адреса измерительными импульсами "Счит,", "СИ" и "Строб", частота следования которых задается126013вия 3 13, или Б 13, или при большой задержке сигнала реакции на выходе объекта 103 контроля, элемент И 74 или 76 не формируют сигнал сбро са триггера 73 и он остается в единичном состоянии, запоминая наличие неисправности (сбоя) на данном такте контроля в данном узле 9.1. согласования.При заданной частоте подачи тес товых наборов задержка распространения сигналов реакций должна быть для асинхронных схем не более 1, 1, для синхронных схем, срабатывающих по переднему Фронту синхроимпульса, 15 не более ь 2 и синхронных схем, срабатьвающих по заднему фронту синхроимпульса, не более ь 3 (фиг. 1 О).При наличии задержек по ТУ для какого-либо выхода объекта 03 контроля больше перечисленных необходимо данный канал измерения замаскировать и в дальнейшем осуществить его проверку на пониженной частоте, Поспе 25 окончания сигнала "Строб" контроллер 10 адреса выдает сигнал "Опрос", который опрашивает состояние триггеров 73 регистраторов 39 неисправности всех узлов 9, согласования. Сигнал 11Опрос поступает на первые входы1130 элементов ИЛИ 72,1-72.И блока 1 идентификации неисправности и с их выходов параллельно поступает на входы "Выб,Ж" регистраторов 39 неисправности всех узлов 9,1-9.п согла-З 5 сования, Если в одном или нескольких узлах 9.х согласования триггеры 73 в регистраторах 39 неисправности находятся в единичном состоянии и при этом данный узел 9. согласования незамаскирован и выбран как выходной, то в момент действия сигнала "Опрос" на выходе элементов И 74 и 77 узлов 9. согласования появляются сигналы "Сбой". Сигналы "Сбой" со всех узлов 9. согласования объединяются на элементе И 71 блока 11 идентификации неисправностей и при наличии хотя бы одного сигнала "Сбой" иа выходе элемента И 71 появляется сигнал "Прерыв.3", которыи в контроллере 10 адреса устанавливает триггер запуска 53 в нулевое состсяние, запрещая дальнейшее формирование измерительных импульсов, а также поступает на третий вход прерывания вычислителя 1, сигнализируя о наличии сбоя на данном тестовом наборе. 14При отсутствии неисправностей на данном тестовом наборе сигналы "Сбой" по сигналу 110 прос" не вырабатываются и формируются измерительные импульсы для следующего такта контроля и т.д., пока не будет проверен объект 103 контроля на всем поле тестовых наборов. После прихода импульса 11 11Опрос на последнем тестовом наборе счетчик 48 контроллера 10 адреса вырабатывает сигнал переноса, который устанавливает триггер запуска 53 в нулевое состояние, запрещая дальнейшее формирование измерительных импульсов, а также поступает на второй вход прерывания вычислителя 1, сигнализируя об окончании проверки объекта 103 контроля на заданном поле тестовых наборов. При обнаружении неисправности на каком-нибудь тестовом наборе после остановки динамичЕского тестирования и прихода сигнала "Прерыв,3" на третий вход прерьвания вычислителяосуществляется идентификация неисправности.При этом вычислитель 1 выходит на подпрограмму поиска неисправности - считывает код номера тестового набора, который с выхода счетчика 49 блока 10 контроллера адреса поступает через блок 2 сопряжения на информационный вход вычислителя 1, выдает команду "Запуск 2" и переходит в режим ожидания сигналов прерывания. По команде "Запуск 2" триггер 67 блока 11 идентификации неисправностей устанавливается в единичное состояние и запускает генератор 68 импульсов, сигналы с которого поступают на счетный вход счетчика 69. При последовательном увеличении кода в счетчике 69 на выходах позиционного дешифратора 70 последовательно формируются сигналы "Выб,К"-"Выб.БК" опроса, которые через вторые входы элементов ИЛИ 72.1-72.Б поступают на входы элементов И 77 регистраторов 39 неисправности соответствующих узлов 9. согласования. При достижении первого незамаскированного выходного узла 9. согласования, у которого в регистраторе 39 неисправности триггер 73 находится в единичном состоянии, на выходе элемента И 77 формируется сигнал "Сбой", который поступает на вход элемента ИЛИ 7 в блоке 11 идентификации результатов контроля, ус 15 1 танавливая триггер 67 в нулевое сос-, тояние, и на третий вход прерывания вычислителя 1, сигнализируя о нахождении первого сбойного выхода объекта 103 контроля, После установки триггера 67 в нулевое состояние, генератор 68 импульсов прекращает выдачу импульсов и в счетчике 69 фикси - руется код первого сбойного выхода. Вычислительпо приходу сигнала "Прерыв.3 считывает код первого сбойного выхода, который с выхода счетчика 69 через блок 2 сопряжения поступает на информационный вход вычислителя 1, и снова выдает команду "Запуск 2", при этом цикл поиска следующего сбойного выхода и запись его кода в вычислитель 1 повторяется. При записи в оперативную память вычислителя 1 кодов всех сбойных выходов объекта 103 контроля на данном тестовом наборе приходит сигнал с выхода (И+1) позиционного дешифратора 70, который устанавливает триггер 67 и счетчик 69 в исходное нулевое состояние и который поступает как сигнал "Прерыв.4" на вход прерывания вычислителя 1, сигнализируя об окончании поиска сбойных выходов на данном тестовом наборе. После это 11 го вычислитель 1 выдает команду За - пуск 1", устанавливая триггер 53 контроллера 10 адреса в единичное состояние, при этом возобновляется динамическая проверка объекта 103 контроля на реальной тактовой частотеПри наличии на каком-либо очередном тестовом наборе сбоев, выявленных при амплитудной и временной селекции сигналов реакций, цикл поиска сбойных выходов повторяется и т.д., пока не определятся сбойные выходы на всем поле тестовых наборов. После окончания проверки результаты проверки выводятся из оперативной памяти вычислителя 1 через блок 2 сопряжения на блок 3 ввода-вывода для регистрации и индикации, при этом если не быпо обнаружено неисправностей на всем поле тестовых на,боров, то индицируется и регистрируется результат проверки "Годен", если были выявлены неисправности, то индицируется и регистрируется результат "Не годен" и номера неисправных выходных контактов как на каждом тестовом наборе, так и на 2609746всем множестве тестовых наборов Кроме того, информация о номерах неисправных выходных контактах записывается в определенную зону опеоативной памяти вычислителя 1 и в дальнейшем используется (как исходные данные) в программе проверки второго режима.Диагностика неисправностей циф 1 Оровых синхронных и асинхронных схемна реальной тактовой частоте осуществляется следующим образом.Если при проверке объекта 103контроля в первом режиме есть хотя 15 бы один неисправный контакт (результат проверки "Не годен"), то вычис-литель 1 запускает диагностическуюпрограмму, которая использует рабочую программу первого режима проверки и информацию о состоянии множества внутренних точек объекта 103контроля с привязкой внутренних точек к возможным трассам неисправностей, которая записывается во внешнююпамять вычислителя 1 при выполнениипрограммы самообучения. В процессевыполнения программы самообученияосуществляется снятие сигнатур свнутренних точек схемы заведомо годного объекта 103 контроля и записьзначений снятых сигнатур с признакомпорядкового номера точки схемы вовнешнюю память блока 3 ввода-вывода.Количество и расположение внутреннихточек выбирается для каждого объекта 35103 контроля индивидуально в зависимости от его сложности и требуемойглубины поиска отказавших элементов.Снятие сигнатур при этом осуществля-,ется следующим образом.Любой из незадействованных узлов9. согласования выбирается как выходной и маскируется, затем вычислитель 1 выдает команду "Сбр.рег.вых." и соответствующую последовательность команд Уст.1 р"-"Уст.шр",1которая устанавливает в регистре 41адреса выходов код номера выбранногоузла 9,1 согласования. Заданный код.поступает на управляющий вход мультиплексора 42 который подключаетк входу сигнатурного анализатора 43единичный выход компаратора 35 выбранного узла 9.1 согласования. Далее оператор подключает выход выб-ранного узла 9. согласования к требуемой внутренней точке объекта 103контроля и подает команду "Пуск" склавиатуры блока 3 ввода-вывода на