Устройство для исключения неопределенности работы интегратора
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 495754
Автор: Муравицкий
Текст
Союз Советских Социалистических Реслубликавт. свид-Ву олните 7 ьное Кл. Н 031) 3 04 0-1. ),).74 з 251 В 1 С 1Г;,)3251 ВК 1," 1, ен п)ис Гасударстоеиы еаио Совете Мииистрое СССР ло делеА изобретенийи открытий) 5,11-01716 ГВС щ 1 х 1 ,а; Т1 Е й ос 51- " Г 111 прс 2 соеннен с шнОй 5 управляощих сиГ- налог Бход эле;:ента 6 запрета соединен с выходом блока 3 соьпадения, второй вход кото)ога подклю:,сн е Выходу элемента 6 запрет д Втопси вход этоГО элесентя запретя сссдн: и с шшой, управляощих сигналов,.тсйсгвс раосгдст следуОщ.м образом.1;а Г 11 яженн 5. соатвстствуОщие Границам 3:.д . Гн;Гх )смснтоз элсхентов информации, с фазового;.Стеетора 1 пестунаот на блоки 23 сов)дде;Пя. ) и,Являющие элементами 4 и 6 запрета. Сисвстственно. Одновременно сиг:.Яль. Выходов блоков совпадения подаотснд вХодь Я и 0 устройства, к которым ПОД 710 С 1 ИНТС. 12 ТС) (НЯ ИЕРТЕЖЕ НЕ ПОКЯ" з)1:1.,)Гс:,С 1;ты 4 н 6 запрета управляются п; гд , Зными сиг;Ялами, поступающими на ш:. 6 и от ист);н 2 управляющих сигнд ОзПояз.Сне в О:нс 1 1 з фазовых плоскостейзнд;днс; о мо) снтд элемента информации, ндпримср фроигд двоичного сигнала, привод Е ПОВлс 1 нк) и 1 прЯЖеиия на ВХоде СООТВегстзуощсо злсмситд . Пли 6 запрета, которь:и олаенрмст соо;ветствующий блок со- В и 2 Д С Н Н); и; влс 1; и в апдлизир емой плоскостисОеньх знд.с;1;й момснтог, в элементе информд 1 ии нд вхо;е )230 ВОГО детекторасозд п;) сщает Изобретение относится к области ра;иотехники и мо)кет быть использовано в устройСТВХ Я В ТО)12 ТИ К И.Известно устройство для пскл 101 сния неопределенности рабаты интегратора. содержащее фазовый;стектор, выходы которогоподключены к первым входам блоков сов:д -дсния, принс)1 Вьход нсрвОГО блоед совнд:сния соедшеп со входом элс., ента здн 1;07;,выход которого подкло ген ко гторому вхо;упепвого блока совпд.701 и 51, а второй вход элемента запрета сосднпсп с шной упрдзляющих сиг алов.Дзя повышсгпя по.схоустойиивости устройства при появлении "робных импульсов ипредлагаемое устройстве;ополнительио взсден элсмснт запрета, Вхо; которо;О сое:Лпенс Вьхо Ом Второ. 0 О01 СОВПдени, ВтО)0.ВХОД КОТОРОГО НСДКЛЮИЕИ и ВЬХО;У ДОП 0.7 ИИтсльнОГО элеъс 1 Т 2 запрета, а Второй Вход;Ополнг 7 елього элс)снтя здгрста ссс;инс:с шиной управляющих с)иналоз,На це)тс)ее дана структурная схс;2 списываемого уст)ойствд.Быходы фазового детектора 1 устройстваподк;но:сны к первым вхо ьам блоков 2 и 3совпадения. Быхо", блока 2 совпадения соединен со Входо)1 элс):е:тя 4 запрета, вьХо;которОГО полкл 10 исн ес второ.,у Вхсду б:оеа2 сОВпяде 1 Ия, 2 гторсй Вход элс:,1 ситд32 фбцуЦД495754 оставитель В, Еркин екред Е, Митрофанова Корректор Т Фисен Редак исочен ПодппсноСССР 85/6 Изд. М 2046 Тираж 902Ц 11 ИИПИ Государственного комитета Совета Министпо делам изобретений и откргятпй113035, Москва, Ж, Раушская наб., д 4/5 ипография, пр, Сапунова, 2 прохождение в интегратор напряжения, возникающего на выходе фазового детектора, до момента анализа значащих моментов информации в противоположной фазовой плоскости элемента информации.Элементы запрета деблокируются управляющими сигналами, поступающими на входы шин 5 и 7. Формула изобретенияУстройство для исключения неопределенности работы интегратора, содержащее фазовый детектор, выходы которого подключены к первым входам блоков совпадения, причем выход первого блока совпадения соединен со входом элемента запрета, выход которого подключен ко второму входу первого блока совпадения, а второй вход элемента запрета 5 соединен с шиной управляющих сигналов,отличающееся тем, что, с целью повышения помехоустойчивости при появлении дробных импульсов, в него дополнительно введен элемент запрета, вход которого соеди нен с выходом второго блока совпадения,второй вход которого подключен к выходу дополнительного элемента запрета, а второй вход дополнительного элемента запрета соединен с нзиной управляющих сигналов.
СмотретьЗаявка
2004759, 04.03.1974
СПЕЦИАЛЬНОЕ КОНСТРУКТОРСКОЕ БЮРО ПРОМЫШЛЕННОЙ АВТОМАТИКИ
МУРАВИЦКИЙ ЮРИЙ НИКОЛАЕВИЧ
МПК / Метки
МПК: H03B 3/04
Метки: интегратора, исключения, неопределенности, работы
Опубликовано: 15.12.1975
Код ссылки
<a href="https://patents.su/2-495754-ustrojjstvo-dlya-isklyucheniya-neopredelennosti-raboty-integratora.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для исключения неопределенности работы интегратора</a>
Предыдущий патент: Устройство для управления вентильным преобразователем
Следующий патент: Устройство фазовой синхронизации