Цифровая следящая система

(23) Приоритет Государственный камит Совета Министров ССС убликовано 30.08,75 Бюллетень Ме 32 ьЗ) УДК 621.396(088 до делам изобретений н открытийДата опубликования описания 05,01,7 2) Авторы изобретения В. Д. Рубцов, В, С. Потапов и Н. С. Юе(54) ЦИФРОВАЯ СЛЕДЯЩАЯ СИСТЕМ О гд зоИзобретение относится к системам автоматического управления и предназначено для слежения за фазой сигнала в условиях помех.Известны цифровые следящие системы, содержащие источник питающего напряжения, источник импульсов опорной частоты, формирователь импульсов и последовательно соединенные фазовый различитель рассогласования, блок коррекции фазы и делитель частоты импульсов.В известных системах время переходного процесса при включении может быть довольно большим.Предлагаемое устройство отличается тем, что в него введены триггер, элемент совпадения и последовательно включенные дифференцирующее звено, подсоединенное входом к источнику питающего напряжения, и элемент задержки, выход которого подключен к входам установки в нуль делителя частоты импульсов и к нулевому входу триггера. Единичный вход триггера соединен с выходом формирователя импульсов и другим входом фазового различителя рассогласования, а выход триггера подключен к первому входу элемента совпадения, второй вход которого подсоединен к источнику импульсов опорной частоты, а выход элемента совпадения - к информационному входу делителя частоты.На чертеже представлена блок-схема устройства. Цифровая следящая система содержит формирователь 1 импульсов из входного сигнала, дифференцирующее звено 2, элемент 3 задержки, триггер 4, элемент 5 совпадения, де литель 6, блок 7 коррекции фазы, фазовыйразличитель 8 рассогласования.Следящая система работает следующимобразом.В момент включения источника питания на 10 выходе дифференцирующего звена 2 появляется импульс. Он задерживается на элементе 3 на время, равное времени установления элементов схемы после включения источника питания, и попадает на вход установки О 15 триггера 4 и входы установки О усилителя.При этом с единичного выхода триггера на элемент 5 совпадения поступает запрещающий потенциал (О). Импульсы опорной частоты тГо не подаются на вход делителя 6 до тех 20 пор, пока на вход установки 1 триггера непоступит сигнал с выхода формирователя 1 импульсов. При поступлении импульса на вход установки 1 триггер опрокидывается, на вход элемента 5 совпадения подается раз решающий потенциал (1) и импульсы опорной частоты тГо, пРойдЯ чеРез элемент совпадения, появляются на входе делителя.Фааа ВЫХОДНОГО СИГнаЛа вых,вых = =1 с 1т .топВЫХВЫХ - 1 С 1 3 е Ю - емкость делителя) определяется фай первого импульса входного сигнала. В ус482721 Предмет изобретения Составитель Э. Митрошин Редактор И, Грузова Техред Н, Куклина Корректор 3. ТарасоваТираж 869Совета Министровоткрытийпаб., д. 4/5 Подписно(СР Изд. М 1854осударственного комитета по делам изобретений Москва, К, Раушскап аказ 32014ЦНИИП ппографип, пр. Сапунова ловиях действия помех эта фаза отличается от истинной фазы сигнала.на величину ошибки Лр, являющейся, таким образом, начальным рассогласованием для следящей системы, включающей в себя формирователь импульсов, делитель, блок коррекции фазы делителя и фазовый различитель рассогласования, Уменьшение времени переходного процесса зависит от соотношения сигнал/шум. Наиболее существенный выигрыш имеет место при благоприятном соотношении, когда с большой вероятностью можно считать, что Лср 180. Цифровая следящая система, содержащая источник питающего напряжения, источник импульсов опорной частоты, формирователь импульсов и последовательно соединенные фазовый различитель рассогласования, блок коррекции фазы и делитель частоты импульсов, отличающаяся тем, что, с целью повышения быстродействия системы, она со держит триггер, элемент совпадения и последовательно включенные дифференцирующее звено, подсоединенное входом к источнику питающего напряжения, и элемент задержки, выход которого подключен ко входам установ ки в нуль делителя частоты импульсов и к нулевому входу триггера, единичный вход триггера соединен с выходом формирователя импульсов и с другим входом фазового различителя рассогласования, а выход триггера под ключен к первому входу элемента совпадения,второй вход которого подсоединен к источнику импульсов опорной частоты, а выход элемента совпадения подключен к информационному входу делителя частоты.