Четырехтактный логический элемент
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 472458
Автор: Рувинский
Текст
Со)оз Советских С Республик ЕЛЬ СТВ К АВТОРСКО 61) Дополццтсльцос к 11 Вт. свцд-Ву122) Заявлено 08.01,73 121) 1868755)26-21 с присоедицецием заяв Государственный ко)иитет Совета Иииистров СССР рцорцтет -ллетець х)е 20 ло делаи иэебретени и открытийд. (5. пубикова). 1 ата опт бликовацця оц 72) Автор изобретени) Заявит 4) ЧЕТЫРЕХТАКТНЫЙ ЛОГИЧЕС)хИ 111 ЗЛГМЕНТ Изобретецие отцос)Тся к ВычцслтТельцо) техцике.Извсстсц четырехтя.т:-)ый лОГ)чсск)ПЙ элемент ца МОП-трацзцсторах, содержащий две ЛПГП)ЕСС цс,:)и, тян(ттруСМЬ)Й тра:ЗИстор, у которого затвор соединен с первой шиной тактовых импульсов, исток соедипец через одну логическую цепь с затвором и стоком цягр- зочцого транзистора и второй шиной тактовых импульсов, а сток соединен с истоком цагрузочцого транзистора, с выходной шиной и с одним из выходов второй логической цепи.Цель изобретения - повышецце надежности работы элемента,Для этого в него введен дополнительный транзистор, у которого исток соед шец с пер- ВОЙ шивой тактовых импульсов, стОк - с Вторым выводом второй логической цепи, а зат)вор - с третьей ши)ной тактовых импульсов.На фиг. 1 представлен предлагаемый четырехтактцый логический элемент; ца фцг.2 - диаграммы импульсов.Логический элемент содержит первую и вторую логические цепи 1 ц 2 соответственно. Логические цепи 1 и 2 могут иметь произвольцую конфигурацию. В качестве примера первая логическая цепь составлена из последовательцо соедицеццых МОП-транзисторов 3 и 4, а вторая - из последовательцо соединенных МОП-транзисторов 5 и б. ятвор тятр)Смого трацзцсторя 7 сосдцце) с шиной 8 тактовых ц.;)пхльсов, его цстск через логи )ескх ю цепь 1 с затвором ц стоком цагр;зочцого трацз)стора 9 и ццо) 5 10 тяктОвых цмцу,псов, я сток Гс;дццсц с цстрацзцсторя 9, с выходПОЙ ц ц)ой 11 ц с Одцц.1 цз вь) кодо 3 лОГПс- скОЙ цспц 2. 11 сто)( дополццтельцОГО тряцзцсторя 12 сосд):)с;1 с шиной 8 тактовых цм пульсов. его сток соедццец с другим выходомлогической цепи 2, я затвор - с шиной 18 тактовых импульсов.ОГцческцц элсх 1 ецт ряоотяст следую);Пмобразом,11 цформацця ца входах 14 ц 1 б логическойцепи 1 устанавливается в момсцт, предшествующий импульсу ця шине 10, ц це мсцяется в течение всего времецц действия цмю льса ца шццс 8. 11 цформяцця па входах 1 б и 17 ло гцческой цепи 2 устанавливается к концу действия импульса ця шццс 8 и:.с меняется до появлсцця импульса ця шине 10. Прц появлеГпш импульса ця шцце 10 происходит заряд емкости 18 выходцой шины 11 и емкостей 25 входов 1 б и 17 логической цспц 2 до уровцяЛОГ 1. По окоцчациц действия импульса ца шине 10 и прц наличии уровней ЛОГ 1 ца входах 14 ц 1 я логической цепи 1 происходит разряд емкости 18 выходной шццы 11 до ЗО уровня ЛОГ 0, так как транзистор 7 отаз 823/1229ЦНИИПИ Го Изд.528сударственного компо делам пзобретМосква, Ж, Рауш Тираж 902тета Совета Министрний и открытийскан наб., д. 4(5 ш. Харьк. фпл. прел. Патент крыт. Если хотя бы на одном из входов 14 или 15 логической цепи 1 действует ЛОГ О, то емкость (8 выходной шины П пе разряжается. При появлении импульса на шине 13 производится аналогичный опрос логической цепи 2, так как транзистор 12 открыт, после чего на выходе 11 устанавливается истиииая шформация. При этом не обязательно должно выполняться условие ортогональности функции, так как во время опроса первои логической цепи 1 транзистор 12 закрыт и сигнал с шины 8 не может пройти на выход 11,Предмет изобретенияЧетырехтактный логический элемент на МОП-транзисторах, содержащий две логические цени, тактируемый транзистор, у которого затвор соединен с первой шиной тактовых импульсов, исток соединен через одну логическую цепь с затвором и стоком нагрузочного транзистора и второй шиной тактовых импульсов, а сток соединен с истоком нагрузочного транзистора, с выходной шиной и с одним из выходов второй логической цепи, ота личающийся тем, что, с целью повышения надежности работы, в него введен дополнительный транзистор, у которого исток соединен с первой шиной тактовых импульсов, сток - с вторым выводом второй логической цепи, а 15 затвор - с третьей шиной тактовых импульсов.
СмотретьЗаявка
1868755, 08.01.1973
ПРЕДПРИЯТИЕ ПЯ Г-4783
РУВИНСКИЙ БОРИС ИОСИФОВИЧ
МПК / Метки
МПК: H03K 19/08
Метки: логический, четырехтактный, элемент
Опубликовано: 30.05.1975
Код ссылки
<a href="https://patents.su/2-472458-chetyrekhtaktnyjj-logicheskijj-ehlement.html" target="_blank" rel="follow" title="База патентов СССР">Четырехтактный логический элемент</a>
Формирователь импульсов на моп-транзисторах
Номер патента: 1236604
Опубликовано: 07.06.1986
Авторы: Буй, Животовский, Копытов, Солод
МПК: H03K 19/094, H03K 5/01
Метки: импульсов, моп-транзисторах, формирователь
...транзисторов 9 и 12, способствуя ускоренному заряду емкости выходной шины 16 и разряду емкости транзистора 10 и, следовательно, его эапиранию. На выходной шине устанавливается сигнал с уровнем логической единицы.Поскольку Формирующие бутстрапное напряжение второй и третий каскады в устройстве непосредственно к выходной шине не подключены, скорость нарастания этого напряжения оказывается вьипе, что способствует повышению общего быстродействия устройства, 1(роме того, здесь вплоть до момента включения цепи ускоряющей обратной связи потенциал кочденсатора 8 поддерживается равным напряжению питания, что позволяет новы- сить амплитуду потенциала стока транзистора 5 и, тем самым, повысить быстродействие устройства эа счет более полного...
Формирователь импульсов на мдп-транзисторах
Номер патента: 1569973
Опубликовано: 07.06.1990
МПК: H03K 19/08, H03K 19/094
Метки: импульсов, мдп-транзисторах, формирователь
...2 в), при этом нагрузочный транзистор 2 закрывается по затвору, а на подложке транзистора 2 формируется спад сигнала и устанавливается потенциал общей шины 13Фиксация подложки нагрузочного транзистора 2 наиболее отрицательным потенциалом схемы повышает надежность ра" боты устройства в целом.Фронт сигнала с входной шины 9 через элемент 8 задержки фронта передается на затвор актйбн;зг, тряязи тора 1. Активный тран"истер 1 вклю, чается, и на выходной шине, 10 форируется спад импульса. Поскольку отпирание транзистора 1 происходит позднее, с задержкой, определяемой эле ментом 8 задержки, р-и-переход подложка - исток транзистора 2 остается запертым и при формировании спада импульса на шине 11.В данном случае обеспечена последовательность...
Формирователь импульсов на мдп-транзисторах
Номер патента: 1172003
Опубликовано: 07.08.1985
Авторы: Бочков, Лазаренко, Однолько
МПК: H03K 19/00, H03K 19/08
Метки: импульсов, мдп-транзисторах, формирователь
...конденсатор 22 к входной шине 4 и к затвору транзистора 20, сток которого подключен к входной шине 3. Затворы транзисторов 19 и 21 подключены к входной шине 6, стоки транзисторов 11, 12 16, 19 и 21 подключены к шине 1 питания.Формирователь импульсов работает следующим образом.В исходном состоянии на входных шинах 3, 5 и 6 высокое напряжение,на входной шине 4 ниэкое. Конлрнсь торы 13 и 22 заряжены до напряжения питания. Транзисторы 10, 11, 16 18 и 20 закрыты, ток по шине питания равен нулю. На шине 7 низкое напряжение, равное напряжению общй шины Работа формирователя начинается с приходом нд входную шину 4 положительного импульса и на входную шину 5 импульса запирающего транзистора 17, Через транзистор 14 заряжается конденсатор 15 и...
Многоканальный генератор импульсов на мдп-транзисторах
Номер патента: 512570
Опубликовано: 30.04.1976
МПК: H03K 3/78
Метки: генератор, импульсов, мдп-транзисторах, многоканальный
...цгц"5.:кехцем ца выходе 10 мультивибрато",2, НЯИО 5 жецс ца выходе элемента НЕ - ИЛИ разно г лю цз-за высокого готецциалая сс Входе, подклочегц 10 м к Выходху 32 ОдсЦ,";РДР.1:ТОЛЯ Ц.,ПЛЬСОВ.Б момент запирация усилителя 3 цапрякение ца его входе прцолизцтельцо равно поро- ГОВОМУ ЦаПРЯжЕЦИЮ У ТРЯНЗИСТОР 1, ВРСМЯЗЯ- дающий конде:сатор 9 зарякец до цапряже;ия Е - У;, а времязадающий конденсатор 8 рязр 5 и;Рп. Перспад напряжения запцряция, равьц 1 1:апряжеццо источника питания Е, пас.,пясг че;ез конденсатор 8 ца вход хсцли"ся 5 2 и Отпирает ОГО, 1 ОПВР 1 сатоо 9 Оазочжяеся:срез Выходию цепь открытого .Ри 1 ПТРЛя 2, 00 Ц,О ШИПМ ИСТОЧ,ИКОВ НаПО;1 жеи;я н стоковые р - и-переходы транзисторов 6 ц 7, смещенные В прямох цапОЯВлецци цяпряжением ца...
Формирователь импульсов на мдп-транзисторах
Номер патента: 503353
Опубликовано: 15.02.1976
Автор: Солод
МПК: H03K 5/02
Метки: импульсов, мдп-транзисторах, формирователь
...транзисторы 1 и 5, 3 и 9, 7 и 12, при этом потенциалы в точках а, б и в стремятся достигнуть потенциала, равного Е - Уо, где 1.1 о - пороговое напряжение МДП-транзисторов,ираж 1 Изд.11 Заказ 1504 И одписное Типография, пр. Сапунов С приходом на вход положительного перепада и установления на затворах транзисторов 5, 9 и 12 напряжения ниже порогового, последние закрываются и начинает увеличиваться потенциал в точке д, в точке а также возрастает отрицательный потенциал, составляющий сумму из уровня напряжения в точке в (Со) и напряжения на накопительном конденсаторе 2, которое равно Е - Ио, при этом транзистор 1 закрыт, так как напряжение между его затвором и истоком меньше порогового напряжения а= с - Епит - УОПри достижении напряжения в...
Предыдущий патент: Двухтактный распредилитель на тиристорах
Следующий патент: Динамический -к триггер на моптранзисторах
Случайный патент: Сборный режущий инструмент