Датчик тактов

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Зависимое от авт. свидетельст 1. Кл. 6 06 1/04 Заявлено 11.01.73 (21) 1874692/18-2с присоединением заявки Ме сурарстоеиный комитетовотв Министров СССРоо делам изобретеиийи открытий,01.75. Бюллетень М 1 Дата опубликования описания 21.02.75) ДАТЧИК ТАКТОВ точ- няет ходнои .с, раде схем Изобретение относится к области вычислительной техники и предназначено для распределения управляющих сигналов последовательно по т выходным шинам.Известен датчик тактов, содержащий У-разряднып регистр, каждый разряд которого состоит из двух триггеров. Единичные входы гервых триггеров каждого разряда сосдинены с нулевыми выходами вторых триггеров того же разряда, а единичные выходы - с входом тактовой частоты устройства,Известные устройства обладают недоста но широкими возможностями, что затруд формирование управляющих сигналов.Целью изобретения является расширение класса решаемых задач, т. е. увеличение числа разновидностей выходных сигналов.С этой целью в,каждый разряд регистра введена схема И - НЕ, первый вход которой соединен с нулевым входом первого триггера данного разряда и единичным входом первого триггера соседнего младшего разряда, а второй вход подключен к единичному выходу первого триггера данного разряда. Выход этой схемы соединен с нулевым входом второго триггера соседнего старшего разряда,11 а чертеже представлена схема датчика тактов для числа разрядов У=4,Устройство содержит регистр, каждый разряд которого нключает два триггера,Первые триггеры всех разрядов состоя пзсхем НЕ 1 - 8, а вторые триггерыпз схем И- - НЕ 9 - 16.Нулевые выходы первых триггеров (выходы 5 схем 2 - 8) соединены с единичным входамивторых триггеров (входами схем 9 - 15), с нулевыми входами соседних младших вторых триггеров (входами схем 10 - 16) и с допо.,- нительными схемами И - НЕ 17 - 20, другой 10 вход которых подключен к единичным выходам первых триггеров (выходам схем 9 - 15).Выходы схем 17 - 20 соединены с нулевыми входами второго триггера соседнего старшего разряда (входами схем 1 - 7). Единичные вхо ды первых триггеров (входы схем 2 - 8) соединены со входом 21 тактовой частоты.Схемы И - НЕ 22 - 25 служат для инверсии выходных сигналов.Устройство работает следующим образом.20 В начальный момент времени второй триггер одного из разрядов устанавливается в положение единица (например, краиний справа - младший), Осальные триггеры находятся в состоянии нуль. В этом случае на вы ходе схем И - НЕ 9, 12, 14 и 16 - логическая единица, на выходе схем И - НЕ 10, 11, 13, 15 - логический нуль.Пусть в начальный момент времени всигнал тактовой частоты отсутствует, т 30 вен логическому нулю, тогда на выхо456269 Составитель В. Пахунов Техред Т. Курилко Редактор Л. Утехина Корректор Л. г"енисова Заказ 323/3 Изд. Ль 291 Тираж б 78 Подписное ЦИИИПИ Государственного комитета Совета Министров ССС 1 по делам изобретений и открытпй 1 Мое;всп )К, Раушская наб д. 4,5Типографии, пр. Сапунова, 2 2, 4, б, 8 - логическая единица. Следовательно, на выходах схем 17, 7, 5, 23 и 1 - нуль, а на выходах схем 20, 19, 18, 25, 24, 3 и 22 - единица. С приходом входного сигнала па выходе схемы 4 появляется сигнал, соответствующий нулю, который устанавливает второй триггер следующего слева, старшего, разряда в состояние едипица, а второй триггер крайнего справа - в состояние нуль, Поскольку выход схемы 4 подключен на схемы 18 и 3, то на выходах этих схем нуль не появляется, хотя триггеры изменили свое состояние. Таким образом, на выходе схемы 4 возникает сигнал, длительность которого равна длительности входного сигнала, а на нулевом выходе триггера второго слева разряда появляется сигнал, длительность которого равна периоду следования входных импульсов. По окончании действия входного сигнала на выходе схемы 4 устанавливается единица, на выходе схемы 8 И - НЕ появляется сигнал, соответствующий нулю, длительность которого равна длительности входного сигнала, а на выходе схемы 24 появляется сигнал, длительность которого равна периоду следования входных сигналов. С приходом следующего входного сигнала на выходе схемы б появляется нуль, который устанавливает второй триггер очередного разряда в положение единица, а предыдущий триггср - в положение нуль.Наличие связей с выхода схемы б на входы 5 схем 19 и 5 препятствует появлению на выходах этих схем нуля. По остальным шинам выходные сигналы распределены аналогично,Предмет изобретения10Датчик тактов, содержащий Л-разрядныйрегистр, каждыи разряд которого состоит из двух триггеров, причем единичные входы первых триггеров каждого разряда соединены с 15 нулевыми выходами вторых триггеров того жеразряда, а единичные выходы - с входом тактовой частоты устройства, отличающийся тем, что, с целью расширения класса решаемых задач, в каждый разряд регистра введена 20 схема И - НЕ, первый вход которой соединен с нулевым входом первого триггера данного разряда и единичным входом первого триггера соседнего младшего разряда, второй вход - с единичным выходом первого тригге ра данного разряда, а выход - с нулевым входом второго триггера соседнего старшего разряда,