– триггер

Номер патента: 1322168

Опубликовано: 07.07.1987

Авторы: Королев, Новожилов

МПК: G01R 23/00

Метки: двух, импульсных, импульсов, между, пакетами, последовательностей, совпадений, числа

..."1" (фиг. 2 г),После окончания обоих импульсов в состояние "1" устанавливаются триггер О(Фиг, 2 е), открывая элементы И 6 и8 для прохождения импульсов эталоннойи входной частот на счетчики 12 и 13(фиг, 2 ж, з).В дальнейшем при совпадении переднего Фронта импульса:эталонной частоты с паузой между импульсами входнойчастоты происходит установка триггеров 1 О и 11 в состояние О . Второе1 в и, 55совпадение переднего Фронта импульсаэталонной частоты с импульсом входнойчастоты вновь устанавливает триггеры 10 и 11 в состояние "1", а триггер 9 управления - в состояние "О",тем самым прекращается поступление импульсов эталонной и входной частот насчетчики 12 и 3 (Фиг. 2 ж, 3),Устройство позволяет по известномузначению эталонной частоты...

Номер патента: 1619383

Опубликовано: 07.01.1991

Автор: Стеценко

МПК: H03K 5/01

Метки: импульсов, формирователь

...напряжение на конденсаторе 3 снижается до уровня логической единицы П (Аиг,26).55После момента 25 времени на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 устанавливаются логические нули (Аиг,2 в,точка 25), поэтому на выходе элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 4 также устанавливается уровень логического нуля изаканчивается Аормирование второгоимпульса по заднему Фронту запускающего импульса.Импульсы (Аиг,2 в) с выхода эле"мента ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 4 поступаютна вход управляемого генератора 6,на выходе которого Аормируются серии коротких импульсов (фиг.2 г),которые поступают на первый входэлемента ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ 7 и на вгорые входы элементов И 9 и 8.Одновременно запускающий импульс(Фиг,2 а) поступает на вход инвертора 5, на первый вход элемента И 8и...

Номер патента: 1536506

Опубликовано: 15.01.1990

Автор: Мед

МПК: H03K 9/04

Метки: демодулятор, сигнала, фазоманипулированного

...2 вьделения фронтов начинает формировать короткие синхронизирующие импульсы не только по спаду, но и по нарастанию входных колебаний (фиг. За, момент). Так как настройка демодулятора фазоманипулированного сигнала была произведена по задним фронтам, вплоть до окончания синхропосылки в интервал, задаваемый формирователем 9, попадают только те синхроимпульсы, которые соответствуют спадам входного сигнала. В случае изменения фазы на 180 в разрешенный интервал попадают импульсы, соответствующие нарастанию входных колебаний.На элемент 15 совпадений через первый вход блока 12 установки регистра поступают входной сигнал, инвертируемый инвертором 14, и импульсы с формирователя 9 временного интервала. В момент первого изменения фазы...

Номер патента: 1689956

Опубликовано: 07.11.1991

Авторы: Втюрина, Доколин

МПК: G06F 12/00

Метки: адресации, памяти

...сравнения кодов адреса. При наличии этого сигнала и сигналов высокого уровня на всех остальных входах элементов 37 и 38 на выходе элемента 36 в момент времени Т 4 появляется сигнал высокого уровня. Изменение уровня сигнала на входе однсвибрзтора 40 в момент времени Т 4 заставляет его сформировать короткий импульс низкого уровня, переключающий триггер 41 из состояния "О" в состояние "1". Момент времени Т 4 определяется из условия действительности результата сравнения кодов адреса блоком 10 сраьнения и предшествует формирыанию стробов обращения на входах-выходах 30 Я и ОЧ 1 и выходах МЕМЯ и МЕМК блока 7(фиг. 3),В результате перекгночения триггера 41 в состояние "1" на входе триггера 42 и линии 15 блокировки появляется единичный потенциал....

Номер патента: 752470

Опубликовано: 30.07.1980

Авторы: Жеребцов, Мялик, Рыжов

МПК: G11C 11/06

Метки: шифратор

...1 подключены к одним из входов шифратора, а выход триггера 1 соединен с первыми входами элементов д2-4 И и входом элемента 8 НЕ, выходкоторого подключен к перным входамэлементов 9-11 И, вторые входы которых соединены с другими входами шифратора и входами элементов 5-7 НЕ,выходы которых подключены ко вторымвходам элементов 9-11 И . Выходы элементов 2-4 и 9-11 И подключены ковходам элементов 12-14 ИЛИ, выходыкоторых соединены со входами ячеек15-17 памяти,Ячейки 15-17 памяти подключены выходами к первым входам элементов 18-20считывания, вторые входы которых подключены к шине 21 разрешения считывания. Выходы элементов считывания подключены к входам формирователей 22-24входных сигналов, выходы которых подключены ко входамдешифратора 25...