Устройство микропрограммирования вычислительных машин

(21) 1742185/18-2 22) Заявле 1) М. Кл. 6 061 9/1 присоединением заявки Государственный комитет Совета Министров СССР по делам изобретенийи открытий(53 ата опубликования описания 23.06.7тносится к ооласти вычис в может применяться в у ения вычислительных маш ойства микропрограммиро ьных машин, содержа атор, собирательные схе ия,ые устройства обладают вием, вызванным последо нием микроопераций. Изобретение о тельной техники ройствах управл Известны устр ния вычислител триггера, дешифр и схемы совпаден Однако извести лым быстродейст тельным выполнеин. ващие мы ваС целью повышения быстродеиствия в предлагаемое устройство введен (гг+1) дополнительный триггер (где гг - целое положительное число), вторые входы ) схем И соединены с выходом первой дополнительной схемы И, первый вход которой подключен к нулевому выходу (и+1)-го триггера, а второй - к выходу генератора синхроимпульсов, а первые входы дополнительных г схем И, 20 вторые входы которых соединены соответственно с единичными входами г триггеров, подключены к выходу второй дополнительной схемы И, первый вход которой соединен с единичным выходом (гг+1)-го триггера, а вто рой вход - с выходом генератора синхроимпульсов и с первыми входами гг схем И, вторые входы которых связаны соответственно с единичными выходами и дополнительных триггеров. 30 На чертеже представлена схема предлагаемого устройства.1 редлагаемое устройство содержит триггеры 1 - 3 г части операционного поля, выделенной для перехода с одного (например, горизонтального) на другой (например, вертикальный) вид микропрограммирования, триггеры 4 - 6 (г+) и (г+гг) части операционного поля, предназначенной для реализации выбранного неизменного) вида микропрограммирования, триггер 7 (г+гг+1) для запоминания признака выбора одного из видов микро- программирования, дешифратор Ь на г входов и 2 выходов, генератор 9 синхроимпульсов, первую дополнительную схему И 10, вторую дополнительную схему И 11, схемы ИгИ 12 - 14, количество) которых определяется набором реализуемых микроопераций при выбранном виде микропрограммирования и схемы И 1 б - гг, 18 - 20 и 21 - 23 соответственно в количестве ), г, гг, предназначенные для формирования функциональных импульсов.Ьходы триггеров 1 - 7 связаны с запоминающим устроиством (ЗУ) для микропрограмм. ггрямои и инверсныи выходы рг-т-г)-го дополнительного триггера г соответственно связаны со входами схем И 11 и 10, вторые входы которых соединены с генератором 9, образуя блок разделения видов микропрограммирования, и со входами гг схем И 21 - 23, вторыевходы которых связаны соответственно с единичными выходами и триггеров 4 - 6, Выходытриггеров 1 - 3 подключены ко входу дешифратора 8, выходы которого через схемы ИЛИ 12 - 14 связаны соответственно со входами 1 схем И 15 - 17, другие входы которых соединены с выходом первой дополнительной схемы И 10, Единичные выходы 1 триггеров 1 - 3 связаны со входамисхем И 18 - 20, вторые входы которых соединены с выходом второй дополнительной схемы И 11.Работа устройства микропрограммирования происходит в следующей последовательности: в начале каждого рабочего такта процессора из ЗУ микропрограмм выбирают очередную микрокоманду, операционное поле которой запоминают на триггерах 1 - 7, управляющих схемами И 18 - 23 и дополнительными схемами И 10 и 11, а также через дешифратор 8 и схемы ИЛИ 12 - 14, схемами И 15 - 17. В каждом такте синхроимпульс поступает на входы схем И 21 - 23 независимо от признака выбора вида микропрограммирования, на входы схем И 19 - 20 - через схему И 11, когда триггер 7 находится в единичном состоянии, и на входы схем И 15 - 17, когда триггер 7 находится в нулевом состоянии.Таким образом, на выходе схем И 15 - 23 формируют систему функциональных импульсов, соответствующих всем учтенным видам микропрограммирования. Предмет изобретенияУстройство микропрограммирования вычислительных машин, содержащеетриггеров 5 (где- целое положительное число), единичные и нулевые выходы которых соединены со входами дешифратора, выходы которого подключены к 1 схемам ИЛИ (где 1 - целое положительное число), выходы которых соединены соответственно с первыми входами 1 схем И, вторые входы которых объединены, и генератор синхроимпульсов, о тл ича ющ е е с я тем, что, с целью повышения быстродействия, в него введен (и+1) дополнительный триггер (где л - целое положительное число), вторые входы 1 схем И соединены с выходом первой дополнительной схемы И, первый вход которой подключен к нулевому выходу (и+1)-го триггера, а второй - к выходу генератора синхроимпульсов, а первые входы дополнительныхсхем И, вторые входы которых соединены соответственно с единичными выходамитриггеров, подключены к выходу второй дополнительной схемы И, первый вход которой соединен с единичным выходом (и+1) -го триггера, а второй вход - с выходом генератора синхроимпульсов и с первыми входами а схем И, вторые входы которых связаны соответственно с единичными выходами п дополнительных триггеров.