Счетчик с параллельным переносом

,с,ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ГО ЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ д 4 Й ОПИСАНИЕ ИЭОБРЕ н двтодддаа садддтдддстви(56) . Авторское свидетельство СССРУ 340099, кл. Н 03 К 23/02, 969,2, Авторское свидетельство СССРВ 705688, кл, Н 03 К 23/02, 979(54)(57) СЧЕТЧРК С ПАРАЛЛЕЛЬНЫХ ПЕРЕ.НОСОМ, содержащий счетный вход и и=разрядов, кажпюй из которых содержит первый и второй коммутационныетриггеры и триггер памяти, первыйвыход первого коммутационного триггера соединен с 5 -входом второгокоммутационного триггера, ьторойвыход которого соединен с й -входами первого коммутационного триггера и триггера памяти, второй выходпервого коммутационного триггерасоединен с 5 -входом триггера памяти, выход которого соединен с В - .входом первого коммутационного триг-.,гера, первые Р -входы первого нвторого .коммутационных триггероввсех разрядов соединены со счетным НИЙ/ входом, первый выход второго коммутационного триггера каждого разряда, кроме разрядов со второго по"й, соединен со вторым Я -входом первого коммутационного триггера всех последующих разрядов и со вторым Я= входом второго коммутационного триггера каждого последующего разряда, кроме старшего, выход триггера.памяти и второй выход первого коммутационного триггера первого разряда соединены попарно с 5- д входами первого коммутационного триггера старшего разряда, а первый выход второго коммутационного триггера каждого из разрядов со второго по % -й соединен с вспомогательнымЯ -входом первого коммутационного триггера следующего разряда, о т л и ч а ю щ и й с я тем, что, с целью упрощения, первый выход второго коммутационного триггера каждого иэ разрядов со второго по В-й соединен с дополнительным 5 - входом первого коммутационного триггера следующего разряда, а первый выход второго коммутационного триггера каждого из разрядов с (- 1-го но (и-й соединен с соответствующим вспомогательным 5 -входом первого коммутационного триггера старшего ь-го разряда.9179 2гера старшего разряда. При использованин логических элементов И-НЕ смаксимальным коэффициентом объедиМкения по входам 8 можно построить%группу только иэ четырех разрядов. О 35 Этот счетчик отличается высоким быстродействием и меньший числом 4 межразрядных связей по сравнению с другими устройствами.Недостатком этого счетчика является его сложность, что связано сотносительно большим числом межразрядных внутригрупповых связей ибольшим числом входов первого коммутационного триггера старшего раэрядаеДля построения группы иэ /нИ разрядов с одним тактовым входом потребуется 2 Ь3 -входов и входов первого коммутационного триг 1Изобретение относится к цифровойвычислительной технике и дискретнойавтоматике,Известен счетчик, содержащий счетный вход и разряды, каждый. из которых содержит первый и второй комму. тационные триггеры и триггер памяти,причем счетный вход соединен со входами всех разрядов, а выход переносакаждого разряда соединен со входамивсех последующих разрядов Г 13.Недостаток этого счетчика - большое число соединений выходов млад"ших разрядов со входами старших, чтоувеличивает его сложностьНаиболее близок к предлагаемомусчетчик, содержащий группы разрядов,каждый из которых содержит первый ивторой коммутационные триггеры итриггер памяти, выход переноса каждой группы соединен с тактовыми всехпоследующих групп, а в каждой группеэ-входы первого коммутационноготриггера старшего разряда соединеныпопарно с первыми выходами триггеровпамяти и вторыми выходами первыхкоммутационных триггеров всех предшествующих разрядов данной группы,а Й -входы первого коммутационноготриггера старшего разряда соединеныпопарно с выходами переноса всехпредшествующих разрядов в даннойгруппе, кроме того Й -входы коммута. ционных триггеров каждого разряда,кроме старшего, соединены попарнос выходами переноса всех предшествующих разрядов в данной группе, тактовые входы группы соединены с Р -входами коммутационных триггероввсех разрядов данной группы, а выход переноса старшего разряда группы соединен с выходом переноса данной группы 21. Целью изобретения является упрощение счетчика. Поставленная цель достигается тем,что в счетчике с параллельным пере" носом, содержащем счетный вход и й -разрядов, каждый из которых содержит первый и второй коммутационные триггеры и триггер памяти, первый выход первого коммутационного. триггера соединен с 5 -входом второго коммутационного триггера, второй выход которого соединены с Р -входами первого коммутационноготриггера памяти, второй выход первого коммутационного триггера соединен с 5 -входом триггера памяти,выход которого соединен с 5 -входомпервого коммутационного триггера,первые Й -входы первого и второго коммутационных триггеров всех разрядов соединены со счетным входом, причем первый выход второго коммутационного триггера каждого разряда, кроме разрядов со второго по-й, соединен со вторым Р -входом первого коммутационного триггера всех последующих разрядов и со вторым г -, входом коммутационного триггера каждого последующего разряда, кроме старшего, выход триггера памяти и второй выход первого коммутационного триггера первого разряда соединены попарно с 6 "входами первого коммутационного триггера старшего Разряда, первый выход второго коммутационного триггера каждого из разрядов со второго по К-й соединен с вспомогательным к -входом первого коммутационного триггера следующего разряда, первый выход второго коммутационного триггера каждого из разрядов со второго по К -й соединен с дополнительным 5 -входом первого коммутационнрго триггера следующего разряда, апервый выход второго коммутационного триггера каждого из разрядов с 1,.Ъ-го по ь-й соединен с соответствующим вспомогатель. ным 5 -входом первого коммутационного триггера старшего разряда.ного триггера старшего Л -го разряда.На фиг.1 изображен пример построения структурнойсхемы 6 -разрядно1119 3го счетчика при ) 3, иа фиг.2структурная схема разряда счетчикайа фиг.3 - временная диаграмма работы счетчика, изображенного на фиг.1Счетчик с параллельным йереиосом 5(фиг, ) содержит. счетный вход 1 и нразрядов 2-1, 2-2, 2-3, 2-4, 2-5,2" Ь, каждый из которых содержит пер.вый 3 и второй 4 коммутационныетриггеры и триггер памяти 5 (фиг.2), Юпервые Р -входы первого и второгокоммутационных триггеров всех разрядов 2-1,2-п. соединены со счет-,ным входом 1, причем первый выходвторого коммутационного триггера (Й), 15каждого разряда, кроме второго итретьего ( =3), 2-1,2-4,2-5соединен со вторым . Р -входом пер"вого .коммутационного триггера всехпоследующих разрядов 2-2,2-3,2-4,2-5,.202-ь и со вторым Р -входом второго Коммутационного триггера каждого последующего разряда, кроме.старшего 2."22-5 выходы (у)триггера памяти и выход (91) пер- - 25вого коммутационного триггера первого разряда 2-1 соединены попарнос 5 -входами первого коммутационного триггера старшего разряда 2-иа первый выход второго коммутационного триггера О каждого иэ .разрядов со. второго по . Ъ-й (%=3) 2-2,2-.3 соединен.с вспомогательным Р "входом и с дополнительным , 5."вхо- дом первого коммутационного триггераследующего разряда 2-3, 3-4, а пер 35.вый выход второго коммутационноготриггера(О)каждого из разрядов с(1- 1 -го по (л) -й 2-4,2-5, соединен с соответствующим вспомогатель"ным В-входом первого коммутацион"40ного триггера старшего разряда 2-иПервый коммутационный триггер 3выполнен на логических элементахИ-НЕ 6 и 7, второй коммутационныйтриггер 4 выполнен на логическихэлементах. И-.НЕ 8 и 9, а триггер памяти 5 выполнен на логических элементах И-НЕ 10 и 11 (фиг.2),Функционирование счетчика,. выполненного на логических элементах И-НЕ 50.поясняется временной диаграммой(Фиг.3). По фронту импульса на входе 1 переключаются сигналы на выходах (з 1 триггеров памяти 5 всех раз- .рядов и на выходе (Ь, первого коммутационного триггера 3 первого разряда 2-1. Сигналы на выходах (4 у)вторых коммутационных триггеров 4 всех 179 аразрядов переключаются по срезу импульса на входе 1. Для счетчика в режиме максимального быстродействия минимальные длительности сигналов логических нулей и единиц на входе 1 составляют по 31 , где;з - максимальное время переключения одного логического элемента. На временной ,диаграмме задержки переключения одних. сигналов относительно других показаны стрелками, а величины задержек выражены в единицахРассмотрим функционирование счетчика из исходного состояния 10111 по выходам (у) триггербв памяти 5.разрядов 2-1,2-2,2-3,2-4, 2-52- ь ,соответственноПосле фронта первого импульса иа, ,входесигнална выходе триггера памяти первого разряда 2-1 переключается в логический нуль, а сигнална выходе триггера памяти второго разряда 2"2 переключается в логическую единицу. По срезу первого импульса (с задержкой 2 фз) сигнал Я на первом выходе второго коммутационного триггера первого разряда 2-1 переключается в логический нуль, а сигнал Й иа первом выходе второго коммутационного триг гера второго разряда 2-2 с задержкой 31 э переключается в логическую единицу, после чего последовательно с задержкой 215 переключаются в логическую единицу сигналы Я на первых выходах коммутационных триггеров третьего и четвертого разрядов с=3, 1 с-=4 ). Второй счетный импульс на вход 1 подается, ие дожидаясь окончания этих переходных процессов, так как сигнал логического нуля иа выходе 6 второго комл мутационного триггера первого раэря" да 2"1 удерживает все остальные разряды от ложных переключений. Фронт второго импульса на входе 1 переключает триггер памяти первого разряда 2-1 в состояние 1, а срез этого импульса переключает в ло-гическую единицу с задержкой С сигнал Йна выходе второго коммутационного триггера и с задержкой 31 сигнал 6 на выход второго коммутационного первого разряда 2-1. Переключения сигналов О на выходах вторых коммутационных триггеров разрядов со второго по(11) -й должны закончиться не позднее чем за 2 з, до фронта третьего импуль3 111 са иа входе 1, тогда сигнал 9 на выходе второго коммутационного триггера старшего разряда 2-л появится не позднее, чем фронт третьего импульса на .входе 1, который переве" . дет в логический нуль сигналы з на выходах триггеров памяти всех разрядов 2-1,2-ю. Дальнейшие переключения происходят аналогично описанному. Для счетчика, построенного на логических элементах И-НЕ с одинаковой задержкой 1 , значение параметрадолжно удовлетворять условиюс +Ы 23гдеи - минимальная длительностьимпульса на входе 11- Ф и - минимальная длительность .паузы между импульсами на входеПрн максимальном быстродействии Фф Фя Йз, тогда. МйЗ, что соответствует примеру построения счетчи" ка (фнг.1)Таким образом, при сохранении высокого быстродействия требуются относительно малые затраты оборудования, поскольку, во-первых, выходы вторых коммутационных триггеров разрядов со второго по %-й нагруже. ны каждый только на 2 входа последующего разряда вместо нагрузки по 91792 входа на все последующие, кроместаршего, и. навход старшего разряда, и, во"вторых, 5 -входы первого коммутационного триггера стар"щего разряда не соединены с выходамнразрядов со второго по 4-й и имеюттолько по одной связи с разрядамис (%-1 -го по ( и -11-й, вместо двухсвязей с каждыи разрядом у прототи О па.Общая экономия числа связей определяется по формуле(1-1) (2 п-51-Ь М-З,Число: 5 -входов первого коммутац ционного триггера старшего разрядасоставит Ь -Х (вместо 2 Ьу прототипа, а число Ю-входов первогокоммутационного триггера старшегоразряда составит ь-К(вместо И 2 б у прототнпа).При использовании логических элементов И-НЕ с максимальным коэффициентом обьедииения по входам 8 для построения счетчика с максимальным быстродействием при ,3 с 3 можно ре-.ализовать 8 разрядов, вместо 4 разрядов у прототипа, при этом достигается экономия 32 связей.ЗО Для большего упрощения целесооб-. разно выбирать значения В макси" . мащными с учетом требуемых быстродействия и разрядности устройства.Я 979Мд Уйу И Составитель О.Скворцоведактор С.Тимохина Техред Т.Дубинчак орректор О,лугов Тирам 86 Государственн елам изобрете ква, Ж, Рго комитета СССРий и открытийушская наб д. 4/