410552
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 410552
Текст
О П И СА Н И ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВНБЕТЕДЬ 1 ЛГ 1 У Союз СоветскихСоциалистицескихРеспублик Зависимое от авт. свидетельстваМ, Кл. Н 031 с 13/14 Заявлено 31.111,1972 ( 1766827/18-24)с присоединением заявкиПриоритетОпубликовано 05,1.1974, Бюллетень1Дата опубликования описания 6.7.1974 сударственный оиитетоввтв й 1 иниотров СССРно делам иэоорвтенийи открытий УДК 681,325,3(088.8) Авторыизобретен А. Полосма В. Г, Ширшо Заявитель НИЯ СИГНАЛОВ СТРОЙСТВО й кодирующий иком влодного ощим образом.рующего блока переменное наается соответстсла за счет выых делителей с (кроме делите- отношение плеч очек делителей, я старшим разт соответствен, вторые входы одным шинам выход устройстнапряжения. по входам, и ие отсутствует, П дмет изобрететво для квантовангенератор импульс ом а-разрядного стивный кодирующсточником входного с я тем, что, с це нальных возможно 1, Устройс 25 содержащееный со вход ключи и резидипенпый с иличающее 30 ния функцио я сигналов, в, соединен- коммутатора,ии блок, соесигнала, о тью расширетей и упрор импульсдиого комм Изобретение относится к области автоматики и вычислительной техники.Известны устройства для квантования сигналов, содержащие генератор импульсов, соединенный со входом п-разрядного коммутатора, ключи и резистивный кодирующий блок, соединенный с источником входного сигнала.Предложенное устройство отличается от известных тем, что в нем выходы а-разрядного коммутатора соединены с первыми входами соответствующих ключей, вторые входы которых подключены к соответствующим выходам резистивного кодирующего блока, Причем выходы ключей объединены и подключены к выходу устройства.Резистивный кодирующий блок выполнен в виде двуплечных резистивных делителей. Вход каждого последующего резистивного делителя соелинен с узловой точкой предыдущего резистивного делителя. Причем узловые точки резистивных делителей соединены с выходами блока соответственно с и-го по второй. Первый выход блока соединен со входом первого резистивпого делителя и входом блока.Это позволило расширить функциональные возможности устройства и упростить его.Блок-схема устройства приведена на чертеже,Устройство содержит генер1, соединенный со входом и-ра татора 2, ключи 3 и резистивн блок 4, соединенный с источ сигнала 5. Устройство работает следу 5 На вход резистивного коди 4 поступает постоянное или г;ряжение, которое раскладыв венно разрядам двоичного чи бора плеч взаимно нагруженн 10 соблодением пропорции 1:2 ля старшего разряда, где со выбрано 1: 1). С узловых т начиная с младшего и конча рядом, напряжения поступаю 1 но на один из входов ключей которых подключены к вых коммутатора 2,Коммутатор пропускает па ва соответствующий уровень 20 В статике ключи 3 закрыть на выходе устройства напряже410552 Составитель Ю. КозловТехред Г. Васильева Редактор Л, Утехина Корректор Т, Добровольская Заказ 1375/11 Изд342 Тираж 81 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, )К, Раушская наб., д, 4/5Типография, ир. Сапунова, 2 щения устройства, в нем выходы ч-разрядного коммутатора соединены с первыми входами соответствующих кл 1 очей, вторые входы которых подкл 1 очены к соответствующим выходам резистивного кодирующего блока; причем выходы ключей объединены и подключены к выходу устройства,2, Устройство по п. 1, отличающееся тем, что резистивный кодирующий блок выполнен в виде двухплечных резистивных делителей, вход каждого последующего резистивного делителя соединен с узловой точкой предыдущего резистивного делителя, причем узловые точки резистивных делителеи, соединены с выходами блока соответственно с п-,го по второй; первый выход блока соединен со входом первого резистивного делителя и входом блока.
СмотретьЗаявка
1766827, 31.03.1972
МПК / Метки
МПК: H03M 1/36
Метки: 410552
Опубликовано: 05.01.1974
Код ссылки
<a href="https://patents.su/2-410552-410552.html" target="_blank" rel="follow" title="База патентов СССР">410552</a>
Устройство для контроля логических блоков
Номер патента: 525096
Опубликовано: 15.08.1976
Авторы: Карчевский, Панкратов
МПК: G06F 11/02
Метки: блоков, логических
...на пер-вом такте не производится такой записи(Й 01 151о происходйт сравнение выходного сигналаконтролируемого блока ( Ъъ с состояниемД-триггера (С;1), в котором хранится эна;Чение сигнала у 1 и формируется нулевоепибо единичный сигнал й. На следующих парах тактов процесс повторяется. Если нат -1всех 2 парах тактов сигнал й был равен нулю, то приходу сигнала 3 сформируется сигнал О. Триггеры Т 1, Т 2 предназначены дпя запоминания сигналов: а. - непери- И,годичности, 3 - периодичности выходного с 1 лгнала контролируемой схемы,Для определения периодичности выходногосигнала контролируемого блока с л сушес"венныдли входами и одним выходом ца все 30входы блока и раз подают полный набор сигна-.лов о ( 2 ), что соответствует и - груп 1 ъпам...
Устройство для контроля блоков памяти
Номер патента: 526954
Опубликовано: 30.08.1976
Авторы: Дорохин, Каминский, Карлов, Плешев, Савелов, Толчинский
МПК: G11C 29/00
...состояние в котором (начальный адрес) установлено программным блоком, В зависимости от команды, выдаваемой счетчиком адресных операций, и в соответствии с состоянием дешифратора, г свою очередь зависящего от состояния счетчика циклов( от порядкового номера цикла), блок формирования адресов осуществляет преобразование кода счетчика адресоз, обеспечивая необходимый порядок перебора ячеек объекта проверки (естественный, много 526954кратный, чсредование выбора ячеек с прямым и инверсным соотношением адресов и разрядов адреса и т. д.).Обращение к той или иной ячейке памяти в необходимом режиме (записи, считывания, считывания без регенерации и т, д.) осуществляется посредством сигналов, выдаваемых блоком 15 формирования сигналов у,...
Устройство для контроля блоков памяти
Номер патента: 607283
Опубликовано: 15.05.1978
МПК: G11C 29/00
...2 снимается импульс разрешения на прохожде-. ние через элемент И 8 импульсов 22 с выхода 18 источника управляющих импульсов 1, а также через элементы И 9 и 1 О соответственно импульсов 23 н 24 с выходов19 и 20 источника управляощих импульсов 1, только в етном цикле работы устройства (см. фиг. 2),С другого выхода счетного триггера 2 на :лемент И 6 подается импульс разрешения на прохождение импульсов 24 с выхода 20 источника управляющих импульсов 1 только в нечетном цикле, Импульсное напряжение 22 временной диаграммы с выхода 18 источника управляющих импульсовпоступает на вход формироватеЛя 3, которыйв каждом цикле формирует ток через дешифратор 2 в информационных проводах 13. блока памяти 11, прошивающих разрядные сердечники 14 в...
Устройство для обнаружения и диагностики неисправностей логических блоков
Номер патента: 615492
Опубликовано: 15.07.1978
МПК: G05B 23/02, G06F 11/277
Метки: блоков, диагностики, логических, неисправностей, обнаружения
...5, кроме того выходы контролируемого блока подключены ко входамблока регистрации 6.Сигналы неисправности, которые появляются на выходах блока сравнения 5, в зависимости от момента опроса, могут свидетельствовать о неисправности какпо быстродействию так и по функционированию.Сигнал опроса с первого элементазадержки 8, настроенного на проверку контролируемого блока по быстродействию, поступает на вход триггера 11 неисправности по быстродействию и через элемент ИЛИ 10 на пер вые входы элементов 7, Если на выходе блока 4 присутствует сигнал неисправности, то на соответствующемвыходе блока сравнения 5 появитсясигнал рассогласования, который приведет триггер 11 в состояние 1,и в блоке индикации 13, состоящемиз усилителей мощности и ламп...
Устройство для контроля блоков оперативной памяти
Номер патента: 622176
Опубликовано: 30.08.1978
Авторы: Кириллов, Тузинская, Щенев
МПК: G11C 29/00
Метки: блоков, оперативной, памяти
...памяти.Устройство работает следующим образом.По сигналу, поступающему с блока управления 2, осуществляется установка в исходное состояние всех блоков устройства. По следующему сигналу, поступающему с блока управления 2, производится запись в начальный адрес информации, поступающей из регистра числа 5, Так как для разрядной части блока памяти используются выходы О и 1 каждого разряда регистра числа 5, в контролируемый блок памяти запишется информация вида 000 000111111. После записи информации по сигналу, поступающему с блока управления 2, производится считывание информации из блока 9 и сравнение ее в блоке 3 с информацией, хранящейся в регистре числа 5. В случае не- сравнения информации, с блока 3 поступает сигнал па блок 6...