Уо: ; союзная

О П И С А Н И Е 363202ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республиквисимое от авт. свидетельства-л. Н 031 с 13/О1406434/26-9)вки-аявлено 24.11.1970 присоединением з Комитет по делам изобретений и откры при Совете Министр СССР,1973 Бюллетень Мописания,23..197 681.325 (088,8 Опубликовано 20.Х Дата опубликован второбретения Г. Г. Неверов Кубанский научно-исследовательский институт по испытанию тракторов и сельскохозяйственных машин,Заявите э, . ", - цр л дРОВО Й П Р ЕОБ РАЗО ВАТ ЕЛ Ъ НАЛОГО Изобретение относится к вычислительной технике и. может быть использовано для преобразования напряжения в цифровой код.Известные аналого-цифровые преобразователи поразрядного уравновешивания, содержатцие распределитель синхропотенциалов, связанный с триггерным регистром, выход которого через цифро-аналоговый преобразователь связан со входом устройства сравнения, не обеспечивают контроль.В предлагаемом аналого-цифровом преобразователе обеспечение контроля достигается техт, что он содержит триггер индикации с индикаторным устройством, триггер памяти, схему совпадения, схему сборки и устройство сброса, причем выход распределителя, соединенный с триггером старшего разряда регистра, подключен к единичному входу триггера памяти, выход устройства сравнения через схему сборки соединен с нулевым входом триггера памяти, а выход распределителя, соединенный с триггером младшего разряда, и выход триггера памяти через схему сборки соединены с единичным входом триггера ин.дикации; нулевой вход триггера памяти через схему сборки, а триггера индикации - непо-средственно соединены с выходом устройства .сброса. а чертеже представлена блок-схема пред лагаемого аналого-цифрового преобразователя.Аналого-цифровой преобразователь содержит устройство 1 сравнения; триггерный реб гистр 2; цифр о-аналоговый преобразователь 8; распределитель 4 синхропотенциалов; триггер 5 памяти; схему б совпадения; схему 7 сборки; триггер 8 индикации; индикаторное устройство 9; устройство 10 сброса.10 Первый синхропотенциал с распределителя 4 переводит триггер старшего разряда регистра 2 из состояния О в состояние 1 и одновременно - триггер 5 памяти из состояния О в состояние 1. Выход триггера 5 па мяти соединен со входом схемы б совпадения.Ж-синхропотенциал переводит триггер младшего разряда регистра 2 из состояния О в состояние 1 и одновременно поступает на другой вход схемы б совпадения. При совпа 20 дении импульсов с выхода распределителя 1и с выхода триггера 5 памяти на выходе схе мы б совпадения появляется кратковремен ный импульс, который перебрасывает триг гер 8 индикации из состояния О в состоянис 25 1 и фиксирует,крагковрегиенное совпадениимпульсов на входе схемы б совпадения н; практически любой промежуток времени. Эт состояние триггера 8 индикации сигнализи руется индикаторным устройством 9.зо Если за зремя преобразования измеряемо363202 Предмет изобретения Составитель А. Туляков Редактор А, Батыгин Техред Т. Ускова Корректоры Е.,Миронова и Н, СтельмахЗаказ 993 Изд. Мц 58 Тираж 404 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография 0 о 24 Союзполиграфпрома, Москва, Г, ул. Маркса-Энгельса, 14 напряжение с 1. было меньше напряжения компенсации У, то на выходе успройспва 1 сравнения появляется сигнал перекомпенсации, который перебрасывает соответствующий триггер регистра 2 в исходное состояние и одновременно через схему 7 сборки перебрасывает триггер б памяти в исходное состояние. В этом случае при появлении синхропотенциала на входе схемы б совпадения на ее выходе импульса не будет,Если за время преобразования измеряемое напряжение с 1 было больше напряжения компенсации У, устройство 1 сравнения не вырабатывает сигнала перекомпенсации. Ни один триггер регистра 2 не сбрасывается в исходное состояние, поэтому регистр 2 полностью заполнен и нельзя определить, соответствует ли полученный цифровой код измеряемому напряжению. Таким образом, сигнал перекомпенсации является критерием оценки переполнения регистра 2.Состояние индикации можно сбросить с помощью устройства 10 сброса. Напряжение сброса подается на О вход триггера 8 индикации и через схему 7 сборки на О вход триггера б памяти,Лналого-цифровой преобразователь поразрядного уравновешивания, содержащий распределитель синхропотенциалов, связанный с триггерным регистром, выход которого через цифро-аналоговый преобразователь связан со входом устройства сравнения, отличающийся 1 О тем, что, с целью контроля, он содержит триггер индикации с индикаторным устройством, тритгер памяти, схему совпадения, схему сбор.ки и устройство сброса, причем выход распределителя, соединенный с триггером старшего разряда регистра, подключен к единичному входу триггера памяти, выход устройства сравнения через схему сборки соединен с нулевым входом триггера памяти, а выход распределителя, соединенный с триггером младшего разряда, и выход триггера памяти через схему совпадения соединены с единичным входом триггера индикации; нулевой вход.триггера памяти через схему сборки, а триггера индикации - непосредственно соединены с выходом устройства сброса.