Патейшмнхшпййабиблиоте;

ОПИСАН ИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических Республик.Ч. Кл. С 11 с 27/00 24, 7.1970 ( 1434267/18-2тнецием заявкиаявлен с присое Приорит Комитет по делам изобретений и открытий при Совете Министров СССРУДК 631.327(088.8) убликовацо 13.1 Х.1972. Бюллетеньта опубликования описания 26.1 Х.1972 Авторыизобретения В. Басалаев, А. Б, Кметь, М, А. Раков и В. А, ТарасевФизико-механический институт АН Украинской ССР аявитель СТРОЙСТВО ДЛЯ ЗАПОМИНАНИЯ АНАЛОГОВОЙ ИНФОРМАЦИИИзобретение относится к области вычислительной и измерительной техники и предназначено для использования в системах памяти аналоговой информации.Известные устройства для запоминания аналоговой информации, содержащие соединенные последовательно компаратор, формирователь фазы, логический блок, зарядно-разрядную схему и запоминающий блок, выход которого соединен со входом компаратора, источники входного пилообразного и управляющих напряжений, це обладают достаточной точностью работы при увеличении требуемого времени запоминания, которое в то же время существенно зависит от параметров схемы.В предлагаемом устройстве логический блок содержит двухвходовые и трехвходовую ячейки И и ячейки ИЛИ, и выходы компаратора соединены через двухвходовые ячейки И со входами зарядцо-разрядной схемы непосредственно и через ячейку ИЛИ, второй вход которой через трехвходовую ячейку И соединен с выходом формирователя фазы, а вход компаратора соединен через ячейку ИЛИ, входы которой подключены к выходам двухвходовых ячеек И, с источниками входного и пилообразного напряжений, и источники управляющих постоянных напряжений соединены со вторыми входами двухвходовых и трехвходовой ячеек И, третий вход которой соединен с источником управляющегоимпульсного напряжения.Это позволяет повысцть точность работыустройства при увеличенном времени запомц 5 нация ц снизить ее зависимость от измененияпараметров устройства.На чертеже показана функциональная схема устройства для запоминания аналоговойинформации, Предлагаемое устройство содер 10 жцт компаратор 1, формирователь фазы 2,трехвходовую ячейку И 8, зарядцо-разрядцуо схему 4, запоминающий блок 5, двухвходовые ячейки И 6, 7, 8, 9, ячейки ИЛИ10 и 11,15 Запоминающее устройство работает следующим ооразом.Когда управляющее напряжение У)0, аО(0 ячейки И 6, 8 и 9 открыты по вторым20 входам. Запоминаемый сигнал проходит цаолин вход компаратора 1, ца другой вход которого поступает напряжение с запоминающего блока 5. Выходы компаратора управляютзарядцо-разрядной схемой 4, и напряжениеца блоке 6 следит за входным сигналом. Вэтом случае схема работает как следящая система. Когда напряжение У(0 и l)0, тоячейки И 6, 8, 9 закрываются, а ячейки 7 и8 открываются, На вход компаратора посту 30 пает теперь вместо запомццаемого сигналаПредмет изобретения Сосгавитель Е. ИванееваТехред Е. Борисова Редактор Е. Гончар Корректор А. Васильева Заказ 3206/17 Изд.1285 Тирах 406 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2 пилообразное напряжение, а на выходе его формирователь фазы формирует импульс, фаза которого пропорциональна уровню напряжения ца запоминающем блоке 5. Этот импульс через ключ и зарядную схему 4 с частотой ь производит коррекцию напряжения на блоке 5, сохраняя его тем самым неизменным. В этом случае устройство работает как запоминающая схема. Количество уровней напряжения ца блоке 5, которые можно поддерживать неизменными таким способом, определяется отношением частот пилообразного напряжения и импульсов, поступающих на ключ. Устройство для запоминания аналоговой ин. формации, содержащее соединенные последовательно компаратор, .формирователь фазы, логический блок, зарядцо-разрядную схему и запоминающий блок, выход которого соединен со входом компаратора, источники входного пилообразного и управляющих напряжений, отлинагощееся тем, что, с целью повышения точности работы устройства, логический блок содержит двухвходовые и трехвходовую ячейки И и ячейки ИЛИ, и выходы компаратора соединены через .двухвходовые ячейки И со входами зарядцо-разрядной схемы не посредственно и через ячейку ИЛИ, второйвход которой через трехвходовую ячейку И соединен с выходом формирователя фазы, а вход компаратора соединен через ячейку ИЛИ, входы которой подключены к выхо дам двухвходовых ячеек И, с источникамивходного и пилообразного напряжений, и источники управляющих постоянных напряжений соединены со вторыми входами двухвходовых и трехвходовой ячеек И, третий вход 20 которой соединен с источником управляющего импульсного напряжения.