Устройство асинхронного ввода двоичной информации в цифровой тракт с двустороннимстаффингом

ОПИСАНИЕ 3509ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликЕТЕЛЬ СТВУ К АВТОРСКОМУ СВИ ависимое от авт. свидете ства л, Н 041 1/1 аявлено 14,Х 11.1970 ( 160033626 присоединением заявк Номитет по делам зобретений и открыти при Совете Министров СССРПриор ите публиковано 04 1 Х.1972. Б 1.376.56 (088,8) ллетень20.1 Х.1972 Дата опубликования описан Авторыизобретения П. Абугов, Ю. А, Але. ф. Зенк Заявитель Центральный иаучно-исслед ательский институт УСТРОЙСТВ ФОРМАЦИИ СИНХРОННОГО ВВОДА ДВОИЧНОЙЦИФРОВОЙ ТРАКТ С ДВУСТОРОННИМСТАФФ И Н ГОМ Изобретение относится к системам связи и может быть использовано в аппаратуре асинхронной передачи двоичной информации.Известно устройство асинхронного ввода двоичной информации в цифровой тракт мето дом двустороннего стаффинга, содержащее блок памяти, фазовый компаратор и блок формирования команд. В таких устройствах от числа символов в кодовой комбинации, составляющей команду, зависит достоверность 10 приема команд, которая определяется числом допустимых сбоев посылок, составляющих команду, не приводящим к нарушению правильности приема этой команды на приемной станции. Увеличение числа команд ведет к 15 уменьшению числа посылок, которыми различаются команды, поэтому для сохранения той же достоверности необходимо увеличить число посылок в команде символов кодовой комбинации. 20Целью изобретения является уменьшение общего числа команд и повышение достоверности передаваемых сообщений. Это достигается тем, что блок формирования команд содержит узел периодического переключения команд, например счетный триггер, один выход которого подключен ко входу формирователя команды +, а другой - ко входу формирователя команды- . При этом к одному входу узла периодического переключения команд 3 подключен выход фазового компаратора, а на другой вход узла периодического переключения команд подается импульсная последовательность с частотой следования команд,На чертеже изображена функциональная схема предлагаемого устройства.Устройство содержит блок 1 памяти, фазовый компаратор 2; блок формирования команд, состоящий из узла 3 периодического переключения команд, формирователя 4 команды + и формирователя 5 команды- ; и схему ИЛИ 6. В качестве узла периодического переключения команд может использоваться, например, счетный триггер, один выход которого подключен ко входу формирователя 4, а другой - ко входу формирователя 5, К одному входу узла периодического переключения команд подключен выход фазового компаратора, а на другой его вход подается импульсная последовательность с частотой следования команд 1.Поступающий на вход устройства линейный сигнал записывается в блоке 1, причем такто- ваЯ частота 1 сигнала использУетсЯ длЯ фоР- мированпя импульсов записи. На распределитель считывания блока 1 подаются три импульсные последовательности, соответствующие временным позициям основного и двух дополнительных подканалов, отводимым для передачи сигнала в цифровом тракте. Считан350191 Предмет изобретения дьхад д,г Си Составитель Г. Челей Техред 3. Тараиеико ктор Е, Усова актор Т, Юрчикова Заказ 3026/2 Изд.1283 Тираж 406 ПодписноЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д, 4/5 Типография, пр. Сапунова, 2 ный этими последовательностями сигнал поступает на выход устройства,Импульсы записи и считывания одной из ячеек памяти блока 1 поступают также на компаратор 2, который производит сравнение фаз этих импульсов. Если /с)н+/вгде /ив частота несущей основного канала, запас информации в блоке памяти увеличивается и сдвиг фазы становится больше номинального значения, равного половине емкости памяти, 10 Когда этот сдвиг достигает определенной величины, равной порогу дискретизации, с соответствующего выхода фазового компаратора на один из входов счетного триггера подается отрицательный импульс, устанавливающий его в такое положение, при котором оказывается включенным формирователь 4 команды +. По этой, команде для считывания дополнительно используется импульс последовательностигде /и, - частота второго дополнительного подканала. Инфор мационная посылка при этом передается по второму дополнительному подканалу, что приводит к уменьшению запаса информации в блоке памяти на один бит,Аналогично, когда при /с(/и+/и, сдвиг фазы становится меньше номинального на величину, равную шагу дискретизации, фазовый компаратор выдает отрицательный импульс, поступающий на вход триггера 3 и устанавливающий его в такое положение при котором включенным оказывается формирователь о команды- . ПО этой, команде пропускается считывающий импульс последовательности / информационная посылка по первому дополнптельному подканалу не передается, и запас информации в блоке памяти увеличивается на один бит.В случае, когда отклонение сдвига фазы от номинального значения не превышает порога дискретизации, фазовый компаратор отрицательных импульсов не выдает и счетный триггер управляется импульсной последовательностью , с частотой следования команд, При этом команды + и-формируются поочередно и результирующее изменение фазового сдвига импульсов записи и считывания остается равным нулю. Устройство асинхронного ввода двоичной информации в цифровой тракт с двусторонним стаффингом, содержащее блок памяти, фазовый компаратор и блок формирования команд, отличающееся тем, что, с целью уменьшения общего числа команд и повышения достоверности передаваемых сообщений, блок формирования команд содержит узел периодического переключения команд, например счетный триггер, один выход которого подключен ко входу формирователя, команды +, а другой - ко входу формирователя команды- , причем к одному входу узла периодического переключения команд подключен выход фазового компаратора, а на другой вход узла периодического переключения команд подается импульсная последовательность с частотой следования команд.