Аналого-цифровой преобразователь поразрядного

293297 О П И С А Н И Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт, свидетельстваМПК Н 031 с 13/176 061 3/00 Заявлено 23,7,1969 ( 1334188/18-24)с присоединением заявкиПриоритетОпубликовано 15 Л.1971. Бюллетень5Дата опубликования описания 11,111.1971 Комитет по делам ивобретвниЯ и открытиЯ лри Совете Министров СССРУДК 681.325(08 Авторыизобретения Б. Г, Вальский Островерхов аявитель АЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ПОРАЗРЯДНОГО УРАВНОВЕШИВАНИЯИзобретение относится к области электроизмерительной и вычислительной техники и может быть использовано для преобразования непрерывных сигналов в цифровой код. Известны аналого-цифровые преобразователи, в которых повышение точности и быстродействия достигается путем использования комбинации методов преобразования. Недостатком таких преобразователей является то, что они содержат большое количество дополнительных эле ментов и сложные функциональные связи между ними.Цель изобретения - упрощение схемы и увеличение быстродействия при сохранении точности и надежности преобразователя, 15В предлагаемом аналого-цифровом преобразователе эта цель достигается путем подключения входа запуска первого триггера в регистре младших разрядов к цепи установки преобразователя в начальное состояние и введе ния между регистрами триггеров старших и младших разрядов дополнительного триггера, выход которого соединен со входом цепи управления включением источника смещения компенсирующего напряжения и со входами 25 схем совпадений переноса единицы в регистре старших разрядов, а вход сброса дополнительного триггера подключен через элемент задержки времени к шине распределителя, следующей за шинами старших разрядов. При 30 этом сигналом с этои шины прп совпадении с инвертированным сигналом сравнивающего устройства происходит перенос единицы в регистре триггеров старших разрядов и увеличение компенсирующего напряжения.На фиг. 1 представлена схема аналого-цифрового преобразователя (АЦП) поразрядного уравновешивания, осуществляющего преобразование входного сигнала в Х-разрядный двоичный код; на фиг. 2 - диаграмма состояний компенсирующего напряжения прп уравновешивании измеряемого напряжения для пятнразрядного преобразователя.Преобразователь содержит генератор 1 тактовых импульсов, распределптель 2 тактовых импульсов, первые триггеры 8 н 4 в регистрах старших б и младшпх б разрядов, сравнивающее устройство 7, дополнительный триггер 8, источник 9 смещения компенсирующего напряжения с ключом, схемы 10 - 12 переноса единицы, инвертор 13, схему 14 совпадения, элемент 15 задержки времени, собирательную схему 1 б, триггеры 17 и 18 регистра старших разрядов, триггер 19 регистра разрядов, схемы 20 - 24 совпадения и преобразователь 25 кода в напряжение.Величина напряжения источника 9 выбирается таким образом, чтобыг 5 ЗО 35 40 45 50 55 где ЛУ - максимальная абсолютная величина ошибки, возникающей в преобразователе вследствие инерционности отдельных узлов, импульсной помехи и т. д,;ЬУ+ - величина ступени компенсирующего напряжения первого разряда в регистре младших разрядов.Аналого-цифровой преобразователь работает следующим образом,По сигналу запуска генератор 1 начинает выдавать управляющие импульсы на распределитель 2. Импульсом с нулевой шины распределителя производится установка всех элементов преобразователя в начальное состояние. Первые триггеры 3 и 4 в регистрах разрядов 5 и б устанавливаются в единичное состояние, Затем с шин 1 - 1 распределителя 2 последовательно выдаются тактовые импульсы, и производится опрос старших разрядов, как в известных АЦП поразрядного уравновешивания. При этом сравнивающее устроиство 7 выдает сигналы:1, еслиУ )/, и опрашиваемый разряд сбрасывается,О, если У,)(У, и опрашиваемый триггер разряда остается включенным импульсом с 1-й шины распределителя, триггер 8 устанавливается в единичное положение, и производится подключение источника 9 смещения к цепи компенсации измеряемого напряжения.Одновременно сигналом с выхода этого триг-, гера отпираются схемы 10 - 12 переноса единицы,На следующем (14-1)-м такте если оказывается, что ) У+ У (У (сравнивающее устройство 7 выдает сигнал О, а инвертор 13 - сигнал 1), со схемы 14 совпадения на схему 12 переноса единицы подается сигнал 1,и число, записанное до этого в регистре старших разрядов, увеличивается на единицу. При этом происходит увеличение компенсирующего напряжения на величину ЬУ,м (фиг. 2 показано пунктирными линиями), Если оказывается, что1 к+ см ) )(1 хто числО, записанное В регистре старших разрядов, остается неизменным, На этом же такте через элемент 15 происходит сброс триггера 8 и отключение источника смещения.На последующих тактах от 1+2 до л происходит опрос триггеров в регистре младших разрядов.Собирательная схема 1 б служит для предотвращения переполнения регистра старших разрядов в случае, когда происходит преобразование входного сигнала, близкого по величине к пределу измерения. Если во всех триггерах регистра старших разрядов записаны 1, то с собирательной схемы 1 б поступает сигнал О, который запирает схему 14. Процесс уравновешивания любого измеряемого напряжения компенсирующим можно проследить по диаграмме состояний (см. фиг, 2) для пятиразрядного преобразователя при величине динамической ошибки в старших разрядах, не превышающей четырех единиц.Таким образом, в предлагаемом преобразователе, благодаря первоначальному смещению компенсирующего напряжения на величину ЬУц+ и введению источника смещения компенсирующего напряжения после отработки старших разрядов при наличии ошибки, вызванной инерционностью элементов, изменением входного сигнала или действием помех, производится коррекция кода, записанного в регистре старших разрядов, при помощи переноса единицы, что позволяет, допустив большие динамические ошибки при отработке старших разрядов, уменьшить длительность тактов преобразования и тем самым повысить быстродействие при заданной точности преобразователя. Предмет изобретения Аналого-цифровой преобразователь поразрядного уравновешивания, содержащий сравнивающее устройство, преобразователь кода в напряжение, источник смещения компенсирующего напряжения, регистр разрядов, схемы переноса единицы в регистре триггеров старших разрядов, логические схемы, тактовый генератор, элемент задержки и распределитель тактовых импульсов, отличаощийся тем, что, с целью упрощения схемы и увеличения быстродействия, вход запуска первого триггера регистра младших разрядов соединен с цепью установки преобразователя в начальное состояние, а между регистрами триггеров старших и младших разрядов включен дополнительный триггер, выход которого соединен со входом цепи управления источника смещения компенсирующего напряжения и со входами схем переноса единицы в регистре триггеров старших разрядов, вход сброса дополнительного триггера подключен через элемент задержки времени к шине распределителя, следующей за шинами старших разрядов, кроме того, шина соединена с одним из входов схемы совпадений, на другие входы которой подключены инвертированный выход сравнивающего устройства и через собирательную схему инверсные выходы триггеров старших разрядов, а выход схемы совпадения подключен ко входу схемы переноса единицы последнего триггера в регистре старших разрядов.