Запоминающее устройствоscixtfsf• l.

331425 ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ, Союз СсветскивСоциалистическйаРеспублик Зависимое от авт, свидетсльстЗаявлено 10.7.1970 ( 14668с присоединением заявки М Приоритет -8-24) 6 11 с 27/ Комитет по репам изобретений и открыти при Совете Министров СССРУДК 681.327.66(088.8 ликовано 071972 г. Бюллетень М Дата опубликования описания:1 Л. 9 Авторы зобрете Д. Б нститут кибернетики АН Украинской 5 ВТЕЛ Ь ПОМИНАЮЦЕЕ УСТРОЙСТВ 1Магнитопленочные запоминающие устройства известны. Для переключения запоминающих элементов используются плоские числовые и разрядные шины, проложенные во взаимно перпендикулярных направлениях.В известных магнитопленочных запоминающих устройствах вследствие емкостной связи между числовыми и разрядными шинами характерен высокий уровень адресных помех на входе усилителя считывания. Компенсацшо помех осуществляют с помощью прокладки компенсационных разрядных шин над участками матрицы, не содержащих запонимающих элементов.,Компенсационные разрядные щивы, не охватывающие запоминающих элементов, занимают половину площади матрицы. Плотность запоминающих элементов, таким образом, оказывается нитке возможной в два раза. Вследствие этого для построения накопителя заданного информационного объема требуется в два раза больше ыатриц, что увеличивает стоимость устройства и усложняет сборку.Предлагаемое устройство позволяет вдвое увеличить плотность расположения запоминающих элементов,в матрице, что достигается перемещением компенсационных разрядных шин,на запоминающие элементы и добавлением дополнительных компенсационных шин. На высвободившейся от вспомогательных разрядных шин площади матрицы располагаются запоминающие элементы.На чертеже изображено предлагаемое запоминающее устройство.5 Оно состоит из,полу проводникОВОГО дифференциального усилителя считывания 1, накопителя 2, содержащего тонкопленочные матрицы, формирователей записи 3. Поверх запоминающих элементов матриц расположен ны рабочие разрядные шины 4 и отделенныенебольшим зазором в той же плоскости, что и рабочие шины, компенсационные разрядные шины 5. Перпендикулярно к этим шинам пад запоминающими элементами проходят число вые шины 6, поверх которых располагаютсядополнительные компенсационные шины 7.Ширина шины 7 равна суммарной ширинешин 4 п 5.Импульс числового тока создает на выб;1 раиной числовой шине 6 падение напряжения.Часть числового тока через емкость элементарных конденсаторов, образованных пересечением числовой и разрядных шпн ответвляется в разрядные шины. Так как шины 4, 5, 7 рас положены на одинаковом расстоянии от числовой шины 6, то емкость шины 7 относительно шины составляет С=С 2+Сз, где Съ Сз соответственно емкости шин 4 и 5 относительно шины 6, Ток 11, поступивший через емкость зо С 1 на шину 7, создает на сопротивлении на(орректор Л Гоича ькова дакт Подиис.всте Мипистров ССС 1 Лзд. М 318 Тираж 448по делам изобретенай и открытий при Москва, )1(-35, Раушская паб., д. 4/5 аказ 1551ЦИИИПИ КохИт орская типогратчя 3)узки этой шииь Пяи)5)Ке)1 ис помехи Ь; - УИ 1, ток шины д Уа - г/з=)ДИ я ток шины 4 создает напряжение Ь 1=И. Поскольку нег.и и 1 Я тока определ 51 етс 51 величиной емкости, то .1 =./в-Л и Ут= Ь 4+ У.-. Шины 4 и 5 подаются па входы транзисторов Т и Т 2, шина 7 подключена к транзистору Тз противоположного плеча, При одинаковом коэфч)иПеите усиления транзисторов иапряжс)ше помсх 1 и; выходе усилителя считывашья отсутствует,-а шинах 4, 5, 7 трансформируется одииа- кОВОО ияп)5 жение с 1 итяне 1 ОГО сигналя. япр 51- жения сигналов с шин 5 и 7 взаимно выит 1- 10 тся дифс 1)е)енине)льным усилите:1 сз 1, ня ВВ 1- ходс которого появляется усиленный сигил, полученный только с рабочей разрядной шины.Компенсация разрядных помех, соз;даваемых на шинах 4, 5 током от формирователя записи 3, достигается подкНочсиисм к ус;лителО считьпяиия тризнсторов ТТг, Т) и разрядных шин 4, 5, 7, идущих со второй половины накопителя. 5 Предмет изобретения Запоминающее устройство, содержащее тонкопленочну 1 о матрицу магнитных запонимающих элементов с числовыми, рабочими и ком) Генса 1 ЦПОиныхи разрядны.1 и шиняъи, под 1"лю.ченную к полупроводниковому дифференциялшог, усилителю считывания, от,)ичп 1 ощееся тем, что, с целью увеличения плотности разменения запоминающих элементов в матрицах, оно содержит дополнительные компенсационные разрядные ши 1 ны и транзисторы, включенные в противоположные плечи дифференциального усилителя, а базы этих транзисторов подключены к дополнительным ком пеисационным разряди.гх Шинам.