Осегсоюзная1, т • gt; amp; • i л. v •; с li и. i_r: i. u-llaii: i it hftfгыр. пигgt; amp; гца

О П И С А Н И342 ОИЗОБРЕТЕН ИЯ Сокц Соеетскня Сециалнстнческия РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ тельстваисимое от ав ПК С 06 д 7/ явлено 01.Х 1.1969 ( 1383100/18-2 м заявкис присоедине Приоритет - Опубликовано Дата опублик Комитет по делам аобретений и открытий при Сосете Министров СССРаявитель ЕЕ УСТРОЙСТ СТОТНО-ИМПУЛЬСНОЕ ВЫт 1 И зооражен импульсн о содержит схемы апрета, выполнен, 4, четыре ячей-разности, выпол,и четыре дешифемах совпадения х строиств2; схемы звпаденият величиньрах 5 - 8,ные на сх Предлагаемоесинхронизации 1ные на схемах соки памяти знаканенные на триггратора, выполне9 - 12.Устройство рСравниваемые отает следующим образом последовательносгн им Изобретение может найти применение в электронных, радиотехничесиих и измерительных установках, в частности, для,контроля различных объектов и процессов, информация о состоянии которых поступает от частотных датчиков.Известен частотно - импульсный суммирующе-вычитающий операционный узел, который позволяет осуществить вычитание одной последовательности входных импульсов из 10 другой последовательности пр 1 и равномерном изменении частоты.В известном устройстве наличие задержки с фиксированным значением приводит к ложному выходному сигналу при .равенстве 15 частот:и фазовом сдвиге между входными импульсами по величине меньше .величины задержки,Целью настоящего изобретения является исключение возможности появления ложных 20 выходных сигналов при равных независимых частотах водных сигналов независимо от характера изменения и величины фазового сдвига.Поставленная цель достигается тем, что 25 устройство содержит в каждом идентичном полуканале схему синхронизации, один выход которой подключен ко входу схемы запрета и входу схем совпадения своего канала, а второй вход подключен ко входу схемы запрета зо и схем совпадения другого канала, Выход схемы запрета первого канала подключен к разрешающему входу первой триггерной ячейки своего канала и к запрещающему входу первой триггерной ячейки другого канала. Разрешающие выходы первых ячеек обоих каналов подключены ко входам схем совпадения своего канала, выходы которых подключены к разрешающим входам вторых триггерных ячеек своего канала и к запрещающим входам вторых триггерных ячеек другого канала. Разрешающий выход второй триггервой ячейки каждого канала подключен ко входу второй схемы совпадения, выход которой подключен к запрещающим входам триггерных ячеек своего канала.На чертеже и асхема частотно- ого щ устройства.Изд.1235зобрстсний иМ(-35, Раушс аказ 5587 НИИПИ Комитета дслачМосква орская типография Пульсов /, й 12 поступают на соответствующие входы схемы синхронизации 1 и 2.Если фазовый сдвиг между импульсами последовательностей , и 12 равен нулю, то на входы схемы совпадения д, 4 поступают запрещающие потенциалы с выхода схем синхронизации 2 и 1 соответственно. Если фазовый сдвиг между, импульсами сигналов,не равен нулю, то разрешение будет на обоих входах схем совпадения 8 и 4,Импульсы с выхода схемы совпадения 8 поступают на разрешающий вход триггера 5 и запрещающий вход триггера б, Импульсы с выхода схемы совпадения 4 поступают на разрешающий вход триггера б и запрещающий,вход триггера 5.С приходом разрешения одновременно,ца три входа схем совпадения 9 и 10,на,выходы поступят импульсы такта 1. Импульсы с выхода схемы совпадения 9 поступят на разрешающий вход триггера 7 и запрещающий вход триггера 8. Импульсы с выхода схемы совпадеиия (О поступят ца разрешающий вход триггера 8 и запрещающий вход триггера 7.С-приходом одновременного разрешения на четыре входа схемы совпадения 11 на вы,мЛ ходе получим импульсы с частотой -- С приходом разрешения одновременно ца четыре входа схемы совпадения 12 ца выхоЛ - 11 дс получим,импульсы с частотоц --Ы 2 4Импульсы с выходов схем совпадения 11 и 12 поступают на запрещающие входы триггеров 5, б, 7, 8 соответственно. П редмет изобретения Частотно-,импульсное вычитающее устройство с двухканальной системой преобразования импульсной последователь:1 ости, содержащее в каждом канале схему синхронизации, схему запретадве схемы совпадения и триггерные ячейки, отличающееся тем, что, с целью повышения точноспи работы устройства, в нем один выход схемы синхронизации подключении ио входу схемы запрета,и входу схем совпадения своего канала, а второй,выход подключен ко входу схемы запрета и схем совпадения другого канала, выход схемы запрета первого канала подключен к разрешающему входу первой триггарной ячейки своего канала и к запреща 1 ощему входу первой триггерной ячейки другого канала, разрешающие выходы которых подключены ко;входам схем совпадения своего канала, а выходы схем совпадений подключены к разрешающим входам вторых триггерных ячеек своего канала,и запрещающим входам вторы триггерных ячеек другого канала, разрешающий выход второй триггерной ячейии каждого канала подключен ко входу второй семы сов О падения, выход которой подключен к запрещающим входам триггерцых ячеек своего ка.нала.