Устройство для моделирования вероятностного графа
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Союз Советских ОПИСАНИЕИЗОБРЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУЗависимое от авт. свидетельства ЛЪ -Заявлено 14 Х 11.1969 ( 1348520/18-24) Социалистических РеспубликКл. 42 гп,рисоединением заявки М Комитет ао делам изобретений и открытий ари Совете Министров СССРПриоритет -Л 1 ПК 6 06 о 7/48УДК 681.333.001.571088.8) 970. Бюллетень М 33 убликовано 29. Дата опубликования описания 21.1 Ъ.19 А,вторы зобретения. Епихин, А аплиц и аявитель УСТРОЙСТВО ДЛЯ МОДЕЛИРОВ ВЕРОЯТНОСТНОГО ГРАФА Изобретение относится к ооласти вычислительной техники.Известны модели графа, содержащие,запоминающие триггеры, управляемые ключевые схемы, которые входами управления подсоединены к выходам запоминающих триггеров и соединены между собой в схему, отображающую граф. Такие модели графа позволяют определить характеристики связа 1 нности графа с вероятностными ребрами путем определения электрической проводимости между соответспвующими вершинами по результатам,розыгрыша состояния, ребер.Однако в таких моделях вершины графа представлены точкой соединения входов управляемых ключевых,схсм, что чредполагает надежсност ь вершинравну 1 о 1.Цель данного изобретения заключается в возможности представления вершинины графа с надежностью, отличной от 1.Это доститается представлением вершины графа двумя устой еивыми состояниями, в одном из,которых между всеми,ребрами, инциндентными,данной вершине, образуется электрический,контакт, а в другом, между теми же ребрами, электрический;контакт отсутствует,Сущность изобретения пояоняется чертежом. Каждой вершине графа соответствует аапоминаюиеий триггер , на,вяхд 2 которого подается результат розыгрыша состояния вершины,а выход управляет ключевой схемой 3 с одним входом 4 и выходами 5 п 1 о чис.ту ребер, инциндентных данной вершине. Каждому ребру графа соответствует запоминающий триггер б, на 5 вход 7 которого подается результат розыгрышасостояния ребра, и управляемая ключевая схема 8 подключенная входом управления к выходу запоминающего триггера . Входы управляемых ключевых схем 8 соединены с инцин 1 п дснтвыми вершинами 4 через выходы б ключевых схем (в схему, отображающую граф.Результаты розыгрыша состояния графа подаются на входы 2 запоминающих триггеров 1 вершин и входы 7 запомпнаюш 1 их тр 11 ггеров о 15 ребер. Запоминающие триггеры 1 в исходном состоянии находятся,в положении О. Наличие или отсутствие импульса на входах запоминающих триггеров определяется соответственно наличием,или опсутствием ребра (верши П пы) графа в розыгрыше.Импульсы, поступающие на ходы запоминающих григгеров, перебрасывают,их в состояние 1. Запоминающие триггеры ребер,в состоянии 1 открывают соответствующую клю чевую схему 8. Запоминающие триггеры .вершин в состоянии 1 открывают соответствующие управляемые ключевые схемы 3, и между выходами б,и,входом 4 ооразуется электрический конта 1 кт. Если какая-нибудь вершина от сутствует в данном розыгрыше, между вхо285367 Предмет )изобретения оставптсль В. Озеров Ю. Полякова 1 схрсд Т. П. КурилкоКорректор Л, Б, Бадылама Рсдакто врали 480 заказ 8118ЦНИИПИ Комитета по делам изобМо ква Ж Подписи,Ф) Совете Ми)нвлстров СССР тений и открытий 5, Раушская наб.,нпя по печат строл)ского упра типограф ластна доз) 4 и выходами 5 ее кл)очевой схемы 3 такого контакта,не будсг. Ха)ра)ктерисгики связанБОсти Определя)отся нали иемконтяктз л)еи(дзагдат)но)") группой ьершин. Устройст)во для моделиро)ва)ния вероятностното графа, содерхкащее запоминающие триггеры, ребер, )выходы которых подкл)очены ко входам )уг)равления ключевы.( схем, отличаигцееся тем, что, с целью раоширения функциональных возможностей устройства, в )нем веро ятностные вершины выполнены в виде запоми 5 нающих триггеров вершин и кл)очевых схемс одним входом и несколькими выходаяи.входы ключевых схем соединены с выхода)ми запоминающих триггеров вершин, а выходы - со входами ключевых схем, управляемых задо О минающими триггерами ребер,
СмотретьЗаявка
1348520
В. В. Епихин, А. Н. Чаплин, В. И
МПК / Метки
МПК: G06G 7/122, G06G 7/48
Метки: вероятностного, графа, моделирования
Опубликовано: 01.01.1970
Код ссылки
<a href="https://patents.su/2-285367-ustrojjstvo-dlya-modelirovaniya-veroyatnostnogo-grafa.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для моделирования вероятностного графа</a>
Запоминающее устройство на интегральных схемах
Номер патента: 470860
Опубликовано: 15.05.1975
МПК: G11C 11/34
Метки: запоминающее, интегральных, схемах
...подключены к соответствующим шинам 10, Один из выходов триггера 11 подсоединен ко входу источника 6 соответствующего модуля 1. С целью уменьшения количества внешних выводов одноименные шины 3 всех модулей 1 могут быть объединены.Работа устройства осуществляется следующим образом.Первоначально выявляются все дефектные модули 1, в регистры 7 которых записывается нулевой код 000, т. е. признак дефектности соответствующего модуля 1. В регистрах 7 исправных модулей 1 записываются номера этих модулей в двоичном коде (дополнительный код адреса). Для этого регистры 7 устанавливаются в исходное состояние 000 с помощью шины установки нуля (на чертежах не показана). При подаче управляющих сигналов на соответствующие шины 12 открываются вентили...
Устройство для исследования вероятностных графов с ограничениями1изобретение относится к области вычислительной техники и может быть использовано для исследования вероятностных графов с ограничениями, в частнос
Номер патента: 435536
Опубликовано: 05.07.1974
МПК: G06G 7/48
Метки: быть, вероятностных, вычислительной, графов, использовано, исследования, может, области, ограничениями, ограничениями1изобретение, относится, техники, частнос
...работа устройства по вспомогательным тактам 1 ь 1 и 1 з. В такте 1 т по шине 28 поступает импульс, который через открытый ключ 18 поступает на вход распределителя 19 и переводит его во второе положение. При этом на первом выходе распределителя 19 появляется импульс, который перебрасывает триггер вершины 11, соответствующий первой вершине заданной группы, в единичное положение, Этот триггер вершины 11 открывает соответствующую ему схему вершины 14 и между входом 15 и выходами6 этой схемы вершины 14 образуется электрический контакт. Выходы распоеделителя 19 подключены к еди ничным входам 13 триггеров вершин 11, соответствующих всем вершинам заданной группы. В такте 1 з по шине 30 через открытый ключ тактовых сигналов 21 (ключ тактовых...
Устройство для исследования графов
Номер патента: 408312
Опубликовано: 01.01.1973
Автор: Епихин
МПК: G06F 15/173
Метки: графов, исследования
...открывает управляемую ключевую схему 5 первой вершины и между ее входом 6 и выходами 7 образуется электрический контакт.Распределитель 10 первым выходом открывает ключ 9, подключенный к единичному выходу 4 запоминающего триггера 1 второй вершины (каждый -ый выход распределителя 10 подключен ко входу ключа 9, второй вход которого подключен к единичному выходу 4 запоминающего триггера 1 соответствующего (+1) вершине).После установки устройства в исходное состояние по шине 15 начинают поступать тактовые импульсы на вход счетчика 13 и на вход 6 управляемой ключевой схемы 5 первой вершины. Через выходы 7 открытой управляемой схемы 5 первой вершины импульс поступает на входы 7 управляемых ключевых схем 5, соответствующих вершинам графа,...
Запоминающее устройство на интегральных схемах
Номер патента: 477462
Опубликовано: 15.07.1975
МПК: G11C 11/34
Метки: запоминающее, интегральных, схемах
...извес емкость при фиксиЦелью изобрете общей емкости,нак ном числе входов. г - ,О 2Изобретение относится к области вычислительной техники.Известны запоминающие устройства (ЗУ) на интегральных схемах, содержащие адресный регистр и накопитель.Максимальное число входных и выходных выводов в интегральной схеме определяется технологией производства кристаллов и является величиной строго ограничиваемой. Количество запоминающих ячеек в кристалле зависит от числа адресных входов в ием и от системы выборки адресуемых ячеек. Обычно адресация осуществляется при помощи дешифратора, преобразующего код адреса, поступающий с адресного регистра, в унитарный код, выбирающий определенную запоминающую ячейку. Если дешифратор расположен в одном кристалле...
Полупроводниковое запоминающее устройство
Номер патента: 1008791
Опубликовано: 30.03.1983
Автор: Тенк
МПК: G11C 11/40
Метки: запоминающее, полупроводниковое
...12 со стоками ключевых транзисторов 7, затворами и истоками нагрузочных транзисторов 8 соответствующих адресных усилителей 6, стоки нагрузочных транзисторов 5 и 8с дешифраторов 3 и адресных усилителей 6 подключены к источниху 27 постоянного питания, Два входе блока элементов И 16 подключены к выходам одного из адресных усилителей 6, а выход - к первому входу первого формирователя 21 управляющих сигналов. Блок 17 разрядных ключей содержит блох элементов ИИЛИНЕ (транзисторы 4 и 5) и шину 13 строки с максимально возможным в накопителе числом подключенных к ней затворов транзисторов 2, стоки которых соедине3 3.0087ны с соответствующими шинами 14 столбцов, а истоки - с истоками транзисторов2 накопителя 1, Два входа блока ИЛИНЕ подключены к...
Предыдущий патент: Устройство для моделирования эксплуатационного режима работы тяговых аппаратов и цепей управления электропоездов
Следующий патент: Устройство для измерения вероятностных характеристик случайных процессов
Случайный патент: Захватное устройство для изделий с конусной вертикальной полостью