Усилитель считывания

Номер патента: 739644

Опубликовано: 05.06.1980

Авторы: Берендеев, Салакатов, Юрцева

МПК: G11C 7/02

Метки: запоминающего, магнитного, оперативного, считывания, усилитель, устройства

...срабатывания осуществляется так же на дифференциальном усилителе, В качестве дифференпиального усилите ля 32 может быть использована, например,микросхема К 170 УИ 4. В моментфСтроб 1 ф кончается и диоды 26-29 моста снова открываются, шунтируя помехи.Использование предлагаемого усилителя считывания совместно с другими техническими решениями позволяет уменьшить габариты ОЗУ, значительно снизить стоимость запоминающих устройств, так как йозволяет получить помехоустойчивое быст. родействующее. ОЗУ по системе 2,5 Д с двумя проводами, При атом значително упрощается технология прошивки ферри- . товых сердечников. 3 7396рядйо-считывающими шинами через амиттерные повторители,"а выходы йодключены к прямому и инверсному входам дифференциального...

Номер патента: 1109797

Опубликовано: 23.08.1984

Авторы: Артеменков, Братов, Старосельский, Суэтинов

МПК: G11C 7/06

Метки: барьерным, запоминающего, переходом, полевых, полупроводникового, считывания, транзисторах, усилитель, устройства

...скорость считывания.Цель изобретения - повышение быст родействия усилителя,Поставленная цель достигается тем,что в усилитель считывания для полупроводникового запоминающего устройства на полевых транзисторах с барьерным переходом, содержащий линейныйусилитель, один вход которого подключен к первой разрядной шине, другой вход - к второй разрядной шине,нагрузочный элемент, первый вход но"торого подключен к шине питания, апервый и второй выходы - соответственно к первой и второй раэряцйым шинам, введен инвертор, причем выход ли".неййого усилителя подключен к второму входу нагрузочного элемента и 35входу инвертора,. выход которого соединен с третьим входом нагрузочногоэлемента.На чертеже приведена принципиальная электрическая схема...

Номер патента: 171159

Опубликовано: 01.01.1965

Автор: Грехов

МПК: H03F 1/52, H03F 3/34

Метки: защиты, операционного, схема, усилителя

...с общей точкой двух дополнительных сопротивлений, связывающих входную цепь и цепь обратной связи со входом усилителя, а усилители подключены к шине нулевого уровня. Это позволяет повысить надежность защиты,На чертеже показана принципиальная схема защиты.Входное напряжение через сопротивление 1 подается в суммирующую точку, которая связана через сопротивление 2 обратной связи с выходом 3 усилителя, Роль ограничителей выполняют транзисторы 4 и 5 с разной проводимостью, базы которых через сопротивление б соединены с суммирующей точкой, а коллекторы - с общей точкой сопротивлений 7 и 8. Емкость 9 включена между суммирующей точкой и входом 10 усилителя для компенсации паразитных емкостей коллектор - эмиттер. Эмиттеры транзисторов...

Номер патента: 739643

Опубликовано: 05.06.1980

Авторы: Баранов, Герасимов, Кармазинский, Савостьянов

МПК: G11C 7/06

Метки: дополняющих, записи-считывания, запоминающего, мдп-транзисторах, усилитель, устройства

...транзисторы 9 и 10открыты, а транзисторы 5-8 закрыты, ина выходах усилитела поддерживаетса напряжение логического нуляВ режиме считывании транзисторы 7 20и 8 остаются закрытыми, Первоначальносигнал логического нуля подается на шину 13,запирая транзисторы 9 и 10. Узловые емкости на выходах триггера изолированы от источников питания и одна из них 25начинает заряжаться током считывания отвыбранной ячейки памяти, которая черездополнительные транзисторы в памяти подключена к выходам усилителя записи-считывания. После того как напряжение на 30одном из выходов усилителя превысит некоторую величину (разбаланс усилителя),на.вторую шину 1 4 управления подаетсясигнал логического нуля и открываютсянагрузочные транзисторы 5 и 6, После 35этогэ...

Номер патента: 970461

Опубликовано: 30.10.1982

Авторы: Исаева, Сидоренко, Чекалкин, Юхименко

МПК: G11C 7/06

Метки: считывания, усилитель

...сигнал Ф 1 , напряжениекоторого равно фЛог.О, а на зат,вор транзистора 5 поступает запускающий сигнал Ф 1, напряжение которого равно Лог.1. В результате этого стробируемый триггер, выполненный на транзисторах 1-5 включается запускающим сигналом ф 1 и устанавливается в состояние, определяемое информацией, считанной из.ячейки накопителя. С выходов триггерной схемы 6 и 7 сигнал поступает .на затворы транзисторов 12 и 17, вследствие чего на одном из выходов усилителя считывания формируется напряжение фЛог.Оф, а на другом - фЛог.1. После того, как на выходах усилителя 18 и 19 считывания сформировался сигнал, приходит второй управляющий сигнал ф 1 мд, напряжение которого равно фЛог.1 ф, и происходит предварительный заряд числовой шины,...