Латентно пхничсс-. л j бн: gt; amp; лчотсп-х
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социвлистических РеспубликЗависимое от авт. свидетельстваЗаявлено 301969 ( 1307082118-24) Кл. 42 гих, 11/00 соединением заявкиМПК б 06 11/00 риоритетпубликовано 26.Ч.1970. Бюллетень18 ата опубликования описания 10.1 Х.1970 Комитет по делом зобретвиий и открыти при Совете Мииистров СССРАвторыизобретени Г, А, Захаря О. Чоликян хоят явитель ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВ С БЛОКИРОВКОЙ НЕИСПРАВНЫХ АДРЕСОВ Целью увеличен кращени вание и щении п ся путем шифрато адресу, тывания Настоящее изобретение относится к области вычислительной техники и может быть использовано в оперативных запоминающих устройствах ЦВМ повышенной надежности.Известны оперативные запоминающие устройства (ОЗУ), в которых с целью повышения надежности выполняется обход, неисправных адресов, т. е, адресов, в разрезах которых имеются один или более неисправных запоминающих элементов (ЗЭ), ОЗУ работает при этом следующим образом. На регистр адреса поступает код адреса, по которому выбирается информация. При выдаче исправной информации ОЗУ функционирует как обычно. При наличии же неисправности происходит обращение к дополнительному полю по коду адреса, записанному в неисправном адресе. Такихт образом, при наличии неисправности в каком- либо адресе для получения правильной информации необходимо дважды обращаться к ОЗУ. настоящего изобретения является ие быстродействия ОЗУ за счет соя времени, необходимого на формиродешифрацию, нового адреса при обрао неисправному адресу. Это достигаетблокировки выходного элемента дера, соответствующего неисправному и одновременного разрешения срабаэлемента выборки из дополнительного поля запоминания информации, соответствующего исправному адресу.Предложенное устройство отличается от известных тем, что выход блока обнаружения не исправного адреса соединен со входами олокадешпфратора адреса и элемента выборки пз дополнительного поля запоминания информации.На чертеже приведена блок-схема ОЗУ с 0 блокировкой неисправных адресов,ОЗУ с блокировкой неисправных адресовсодержит регистр адреса 1, дешифратор 2 кода адреса, блок 3 обнаружения неисправного адреса, элемент 4 выборки из дополнительно го поля запоминания информации, накопитель5, который содержит основное 6 и дополнительное 7 поля запоминания информации и регистр числа 8, Блок 3, связанный с дешифратором 2 кода адреса, блокирует выход 0 элемента дешпфратора, соответствующего неисправному адресу, и разрешает срабатывание элемента выборки из дополнительного поля запоминания информации, соответствующего исправному адресу. Прием и выдача пн формации в накопитель 5 производится черезрегистр числа 8.Код адреса 9 поступает одновременно нарегистр адреса 1 и блок 3 обнаружения неисправного адреса. По коду адреса выбирается 0 один из выходных элементов дешифратора 2.271895 Предмет изобретения ггпуФ аФФ йЮЭ:Составитель В. Шумскийдактор Б, С, Нанкина Текред Т. П. Курилко Корректор С. А. Кузовенкова Заказ 2421/5 Тираж 480 ПодписпоЦНИИПИ Комитета по делам изобретений и открытий при Сонете Министров СССМосква, М(-35, Раушская наб., д, 4/5 ипография, пр. Сапунова, 2 Если адрес исправный, то производится выбор информации из этого адреса.Если же адрес неисправный, то блок обнаружения неисправности выдает сигнал, который блокирует выбранный выходной элемент дешифратора и выбирает элемент 4 выборки из дополнительного поля запоминания. Оперативное запоминающее устройство сблокировкой неисправных адресов, содержащее регистр адреса, дешифратор кода адреса, регистр числа, дополнительное поле для запоминания информации неисправных адресов, блок обнаружения неисправного адреса и эле мент выборки из дополнительного поля запоминания информации, отл 1 чйо 1 евся тем, что, с целью повышения быстродействия при обращении по неисправному адресу, выход блока обнаружения неисправного адреса соединен 10 со входами блока дешифратора адреса и элемента выборки из дополнительного поля за поминания информации,
СмотретьЗаявка
1307082
Г. А. Захар Л. М. Чахо, А. О. Чолик
МПК / Метки
МПК: G06F 11/00, G11C 29/00
Метки: бн, латентно, лчотсп-х, пхничсс
Опубликовано: 01.01.1970
Код ссылки
<a href="https://patents.su/2-271895-latentno-pkhnichss-l-j-bn-gt-amp-lchotsp-kh.html" target="_blank" rel="follow" title="База патентов СССР">Латентно пхничсс-. л j бн: gt; amp; лчотсп-х</a>
Магнитный дешифратор адресов запоминающего устройства с линейной выборкой
Номер патента: 180855
Опубликовано: 01.01.1966
Авторы: Визун, Вычислительной, Ефимов, Зобретешш, Институт, Тарасов
МПК: G11C 11/02, H03M 7/22
Метки: адресов, выборкой, дешифратор, запоминающего, линейной, магнитный, устройства
...вых МАГНИТНЫЙ ДЕШИАПОМИНАЮЩЕГО УСТРОЙСТВ Известны магнитные дешифраторы адресов запоминающих устройств с линейной выборкой, содержащие магнитные координатные сердечники и систему обмоток.Предложенный дешифратор отличается тем, что его координатные обмотки выполнены з виде согласованных искусственных линий задержки, для чего между индуктивцостями, образованными группами обмоток координатных сердечников и общей шиной, подключены емкости, а к выходу линий подключены нагрузки, равные их волновому сопротцвлецию. Это позволяет повысить быстродействие и упростить согласование с полупроводниковыми формирователями токов.Упрощенная схема описываемого магнитного дешифратора ЗХЗ приведена на чертеже.Дешифратор содержит магнитные координатные...
Устройство для записи инфор1ации в полупроводниковые блоки постоянной памяти1изобретение относится к вычислительной технике и может использоваться при записи (программировании) информации в полу-. проводниковые
Номер патента: 826416
Опубликовано: 30.04.1981
Авторы: Акинфиев, Миронцев, Ушаков
МПК: G11C 29/00, G11C 7/00
Метки: блоки, вычислительной, записи, инфор1ации, информации, использоваться, может, относится, памяти1изобретение, полу, полупроводниковые, постоянной, проводниковые, программировании, технике
...12 и на входы задания информации амплитудного дискриминатора 19, где срав нивается с информацией микросхемы ППЗУ,хранящейся в ней по данному адресу.С выхода амплитудного дискриминатора19 информация через мультиплексор 10 поступает на информационные входы мультиплексора 13. Мультиплексоры 12 и 13, управляемые регистром 11, выдают псючередно информацию соответствующих разрядов мультиплексоров 9 и 10 на входы блока сравнения 14. Если амплитудные значения сигналов с выходов проверяемой микросхе 2 ф мы ППЗУ отличаются от значений предусмотренных ТУ на незапрограммированную микросхему; то блок сравнения 14 выдает управляющий сигнал в блок синхронизации 3, по которому управляемый генератор 15 останавливается и индицируется адрес, информация...
Устройство для выборки адресовиз блоков памяти
Номер патента: 813504
Опубликовано: 15.03.1981
Автор: Шашук
МПК: G11C 8/00
Метки: адресовиз, блоков, выборки, памяти
...счетчика записи поступает импульс смены адреса записи и счетчикформирует следующий, отличающийсяна единицу, адрес записи. Неравенство адресных кодов индицируется элемен 40том сравнения и на его выходе появляется сигнал, соответствующий логическому нулю и снимается сигнал запретачтения. Если теперь произойдет чтение, то изменится на единицу код адреса чтения, Коды адреса записи иадреса чтения опять станут равными,что повлечет повторное формированиесигнала запрета чтения. При последующих записях и чтениях коды адресов будут возрастать, однако, код адреса чтения не сможет привысить кодаадреса записи, что позволяет избежать чтения по адресам ячеек памяти,не содержащих информацию.Каждый из адресных счетчиков представляет собой...
Устройство для контроля записи информации в программируемые блоки памяти
Номер патента: 1104589
Опубликовано: 23.07.1984
МПК: G11C 29/00
Метки: блоки, записи, информации, памяти, программируемые
...элемента 19 индикации. Таким образом, если адрес формируется правильно и число, принятое в регистр 2, при передаче не исказилось, то на входы элемента И 43 от блоков 13 и 14 поступают сигналы Исправно и сигнал опроса обеспечит на выходе элемента И 43 появление сигнала, который установит в 1 триггер 36 в блоке 6.Потенциал с триггера 36 разрешает поступление тактовой частоты с выхода элемента И 41 на вход генератора 32, который в первом такте вырабатывает импульс анализа сигнала, поступающего из блока 12, в котором происходит сравнение кода ад 110458951015 50 55 реса, передаваемого из регистра 1 в контролируемую микросхему ППЗУ через адресные выходы устройства, с кодом адреса, поступающим на входы устройства с соответствующих контрольных...
Устройство для поиска неисправных блоков и элементов функционально-связанных систем
Номер патента: 177169
Опубликовано: 01.01.1965
Автор: Согомон
МПК: G01R 31/30
Метки: блоков, неисправных, поиска, систем, функционально-связанных, элементов
...пулевые элементы, неисправны.Нд чертеже. предстдвленд функциональнаясхем 11 предлдгдемОГО стройс гид д,1 я 11= 3.О В регистрах 1 - 3 на триггерах 1 записанатаблица пеиспрдвностеи, д в регистре 5 натриггера., 6 - пдрдметры проверяемого объекта. Собирательные схемы ПЛИ 7, инвер.торь; 8 и схемы совпадения 9 реализуют мат 5 рицу выборки, а инверторы 10, усилители 11и лампочки 12 - схему инди 1 ации,Если в регистре 5 проверяемого объектаодин из триггеров 6 находится в единице, тона его выходе установится высокий уровеньО напряжения, который передается на выходысобирательных схем 7 соответствующей строки, что эквивалентно ьычеркиванию строкив таблице неисправностей в соответствиис алгоритмом пОискд. Согласно длГОритму в5 оставшейся...
Предыдущий патент: Устройство для запоминания экстремальных значений функций
Следующий патент: Мажоритарно резервированное импульсноеустройство
Случайный патент: 156722