Множительно-сдви говое устройство

271 И 6 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт, свидетельства Заявлено 24. Х 11967 (Ло 119868 с,л, 42 ш:, 752 42 птз, 7,54 8-24) присоединением заявкириоритетпубликовано 12,7,19 О, Бюллетеньата опубликования описания 25 Л 111.19 61 7/52 Комитет по делам зобретений и открытий при Совете Министров СССР, Горохов,явитель МНОЖИТЕЛ ЬНО-СДВИ СТРОЙСТВО относится к обла ных машин, в осо умножения и сдвиг двиговое устройст во.Целью изобретения является ускорение вып 1 лнения операции сдвиг на любое количество разрядов,Предлагаемое устройство отличается тем, 1 что содержит преобразователь константы сдвига в однопозиционный унитарный код, вход которого соединен с выходом адресной части регистра команд, а. выход - со входом генератора произведений. 1На чертстке приведена блок-схема цифровой вычислительной машины, в состав которой входит множительно-сдвиговое устройство.Она содержит регистр команд 1, преобразователь 2 константы сдвига в код, генератор 2 произведений 3, вырабатывающий кратные поступающим на вход коды, регистр множителя 4, основное арифметическое устройство б, схему б дешифратора множителя, параллельный сумматор 7, управляющее устройство 8, фор мирующее управляющие сигналы, шины 9 и 10 ввода информации и шипу 11 вывода пнфорРегистр кго при выпо оманд 1, в адреснои части которолнении команды сдвиг хранится 30 Предлагаемое устроиств сти цифровых вычислител бенности к устройствам дл Га.Известно множительноконстанта сдвига (величина, определяющая направление и количество разрядов сдвига), подсоединен к преобразователю 2 константы сдвига в код, содержащего только однх ннцу, Выход преобразователя 2 подключен к генератору произведений 3 схемы последовательно-параллельного умножения, вырабать 1- вающему кратные поступающему на вход коды. В схему последовательно-параллельного умножения входят также регистр множптсля 4, вход которого соединен с выходом основного арифметического устройства б; схема 6 дешифратора множителя, образующая частичныз произведения, и параллельный сумматор 7, выход которого подсоединен ко входу арифметического устройства 5, Регистр множителя 4 подключен параллельно к схеме б дешнфратора множителя, выходы которой подсоединены к параллельному сумматору 7.Б отличие от известных машин последовательного действия, в которых операция сдвиг осуществляется на малое число разрядов путем вывода в определенное время из соответствующего разряда регистра динамически хранящсгося в нем кода, подлежащего сдвигу, предлагаемое устройство позволяет получить более высокую универсальность и производитсльпость, так как операция сдвиг производится как вправо, так и влево па любое количество разрядов (при сдвиге вправо - за271116 и 7 г 7 Заказ 2362/7 Подписное Тираж 480 Типография, пр. Сапунова, 2 время, треоуемое для перемножения двух полноразрядных кодов в схеме последовательно- параллельного умножения; при сдвиге влево - меш шее чем при сдвиге вправо на время передачи последовательным образом полпораз 1 ринцип действия предлагаемого устройства состоит в том, что арифметический сдвиг представляет собой умножение на число, равное 2", где т - число разрядов, на которое следует сдвинуть код. В зависимости от направления сдвига а имеет определенный знак: при сдвиге влево - положительный, при сдвиге вправо - отрицательный. Результат логического сдвига для положительных кодов полностью совпадает с результатом арифметического сдвига, Выполнение операции логического сдвига также возможно, но требует небольших дополнений к схеме множительного устройства.Код, подлежащий сдвигу, помещается в регистре множителя. По каналу множимого при сдвиге поступает вырабатываемый схемой сдвига код, состоящий из нулей и одной единицы в соответствующем разряде, номер которого определяется числом сдвигов.Сдвиговое число, определяющее характер сдвига (арифметический или логический), направление и число разрядов, на которое нужнс сдвинуть исходный код, находится в адресной части команды.Четыре младших разряда адресной части команды, (О - 3) содержат код й - число разрядов, на которое следует сдвинуть исходный код; разряд (4) адресной части команды задает направление сдвига, разряд (5) определяет вид сдвига. Младшие (О - Зр) разряды адресной части команды посылаются на схему сдвига, которая в соответствии с этим кодомвырабатывает код величиной 2при сдвигевправо и код величиной 2 гг 1+к+г при сдвиге влево, Этот код представляет собой код из нулей5 и единицы в к-ом разряде при сдвиге влево ив (15 - к)-ом разряде при сдвиге вправо.Старшие разряды произведения сомножителей (головы) представляют собой сдвинутый вправо на требуемое количество разрядов10 исходный код.Младшие разряды произведения (хвост)фактически являются результатом операциисдвига влево на определенное число разрядов,так как принимая хвост за результат опера 15 ции сдвига, по существу увеличиваем значимость каждого разряда в 2 га раз, что равносильно сдвигу влево на 16 разрядов сдвинутого вправо за счет умножения исходного кода.ь 1 исло разрядов, на.которое будет сдвинут20 влево исходный код, равно 16 - и, где и в чиспопавших в хвост цифр исходного кода, причем это число на единицу больше чем числосдвинутых вправо разрядов головы, а=к+ 1,за счет приформирования к хвосту 15-го раз 25 ряда,Предмет изобретенияМпожительно-сдвиговое устройство, содержащее сумматор, регистр множителя, генера тор произведений, отгичаюигееся тем, что, сцелью ускорения выполнения операции сдвиг на любое количество разрядов, оно содержит преобразователь константы сдвига в однопозициснный унитарный код, вход которого соеди пен с выходом адресной части регистракоманд, а выход - со входом генератора произведений,