Устройство для сравнения следующих друг за другом чисел

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 257868 Союз Советских Социалистических РеспубликЗависимое от авт. свидетельства Л явлено 12. т/11.1968 ( 1264442/18 42 тпз 7/00 с присоединением заявки-Комитет по делам зобретений и открытий при Совете Мииистров СССР.1969. Бюллете36 ата опубликования описания 6.Х.197 Авторы изобрете Слесаренк Ю. Д. Полисский и В нструкторс ий институтталлургииХ Д ЗА Д Заявитель Научно-исследовательский и опытно-к автоматизации черной м УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ СРУГОМ ЧИСЕЛ Л ЕДУЮЩ РУГ исел. Изобретение относится к области автоматики и вычислительной техники и предназначено для использования в системах контроля и обработки информации.Известны устройства сравнения, содержащие два счетчика и логические схемы, с помощью которых определяется численное значение разности чисел или наибольшее из чисел в числовой последовательности, но без сохранения величины этого числа.Предложенное устройство отличается тем, что вход регистра с суммирующим счетным входом соединен со входом устройства через схему И, второй вход которой связан через схему НЕ с выходом схемы ИЛИ, а вход регистра с вычитающим счетным входом соединен со входом устройства через схему И; второй вход которой связан с выходом схемы ИЛИ, входы которой в свою очередь связаны с выходами разрядов регистра с вычитающим входом, а входы этих разрядов соединены с выходами соответствующих разрядов регистра с суммирующим входом через схемы И, вторые входы которых через линию задержки соединены со входом сигнала сброса регистра с вычитающим входом.Это позволяет упростить устройство и по. лучить в результате сравнения в одном и том же регистре наибольшего из сравниваемых Схема устроиства изображена на чертеже.Устройство содержит регистр 1 с суммирующим счетным входом, регистр 2 с вычитающим счетным входом, логические схемы 5 И 3, схему НЕ 4, схему ИЛИ 5, линиюб задержки, вход 7 чисел и вход 8 сигнала сброс.Устройство работает следующим образом, В исходном состоянии регистры 1 и 2 О свободны. Первое число, поступающее навход 7, через схему 3 запишется в регистр 1 и после подачи ца вход 8 импульса сброс перепишется в регистр 2.Импульсы, соответствующие следующему 5 числу, поступают через схему 3 ца вычитающий вход регистра 2 и уменьшают его содержимое.Если это число окажется больше записанного в регистрах, то в момент, когда в разря- О дах регистра 2 появятся нули, прекратитсяпоступление импульсов очередного числа на вход регистра 2 11 остальные импульсы числа, соответствующие разности сравниваемых чисел, поступают на суммирующий вход регист ра 1, увеличивая его содержимое. Если второечисло меньше первого илц равно ему, то содержимое регистра 1 не изменится. Поступающий после очередного числа сигнал сброс стирает содержимое регистра 2,и перезаписы- О вает в этот регистр число, записанное в реги257868 Предмет изобретения оставитепь А. В. ВейнТехред 3. Н. Таранен ректор Г. С. Мухина Редак анилова Заказ 236/1785 Тираж 480 ПодписноЦКИИПИ Ко.иитста по делам изобретений и открьпий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 п. Харьк. фип. пред, Патент стре 1, которое является результатом сравнения,При поступлении,на вход устройства следующего сравниваемого числа операция сра. внения производится аналогично описанному и результат сравнения всегда оказывается записанным в регистре 1,Устройство для сравнения следуюш,их друг ва другом чисел, заданных последовательностями импульсов, содержащее два счетных регистра с суммирующим и вычитающим счетными входами соответственно, линию задержки и логические схемы И, ИЛИ и НЕ, отличающееся тем, что, с целью упрощения устройства и получения в одном и том же регистре наибольшего из сравниваемых чисел, вход регистра с суммирующим входом соединен со входом устройства через схему 5 И, второй вход которой связан через схемуНЕ с выходом схемы ИЛИ, а вход регистра с вычитающим входом соединен со входом устройства через схему И, второй вход которой связан с выходом схемы ИЛИ, вхо О ды которой в свою очередь связаны с выходами разрядов регистра с вычитающим входом, а входы этих разрядов соединены с выходами соответствующих разрядов регистра с суммирующим входом через схемы И, вто рые входы которых через линию задержкисоединены со входом сигнала сброса регистра с вычитающим входом.