Феррит-диодный сумматор параллельногодействия

Номер патента: 217722

Авторы: Дмитракова, Иль

ZIP архив

Текст

ОПИСАНИЕ 2 П 722ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 17.1 Ч.1967 ( 1149438/26-24) Кл. 42 птз, 7/50 явки с присоединени Прио МПК б 06УДК 681.325.54(088,8) Комитет по деламобретений и открытийри Совете МинистровСССР Опубликовано 07 Ч.1968. Бюллетень1 Дата опубликования описания 14 Х 111.196 торыобретения Г. И. Дмитракова и Е, И. Ильяшенк витель ДЬНОГО Ый СУММАТОР ПА ДЕЙСТВИЯЕРР ИТ-Д бретен редме Фер дейст скотий перен 0 моткаараллельног льный логиче ины сигналходными об ский элемен дныи сумматор п ержащий универса на три входа, ш орого связаны с вь дечников. и логиче ит-ди ия, сод лементса кот и, сер Известны схемы быстродействующих сумматоров на феррит-диодных элементах последовательного и параллельного действия. Известна также схема параллельного сумматора на феррит-диодных элементах, в которой для построения одного разряда сумматора использованы два универсальных логических элемен. та и один простой.Предложенный сумматор отличается от известного тем, что входы логического элемента разделения сигналов суммы и переноса соединены с выходами универсального логического элемента на три входа, причем выходы, соответствующие числам, содержащим по одной единице и по две единицы в разрядах, соответственно объединены, Это позволяет значительно упростить устройство.Для построения одного разряда сумматора использован один универсальный элемент на три входа и один простой логический элемент разделения сигналав суммы и переноса.Схема одного разряда предложенного сумматора дана на чертеже.Слагаемые а Ь, подаются на входы 1 и 2, а перенос П, (сигнал считывания) - на вход 3. В зависимости от наличия или отсутствия переноса в предыдущем разряде возбуждается одна из шин считывания входа 3. Выходы универсального элемента соединены определенным образом и поступают на вход простого логического элемента соответствующего разряда и далее на вход 3 универсального элемента следующего разряда.Объединение выходных шин универсально го элемента и последующая коммутация импульсов тока на соответствующие входы простого логического элемента выполнены согласно логике двоичного суммирования.Наличие или отсутствие переноса из преды дущего разряда приводит к тому, что канальный импульс тока поступает на ту или иную шину входа 3 элемента следующего разряда.Результат суммирования может быть считан в прямом или инверсном коде и по всем раз рядам получен в течение одного периода работы элементов.Все последующие разряды аналогичныт-му.Схема является полностью феррит-диодной 20 и имеет высокое быстродействие (проверенная частота 0,5+ 1 Мгц).217722 4 разделения сигналов суммы и переноса, отличаюиийся тем, что с целью упрощения, входы логического элемента разделения сигналов суммы и переноса соединены с выходами униГорело Составитель хред Р. М, Новикова Корректоры: О. Б. Тюрин и Н. В. Босняцка. Утехина аказ 2034/9НИИПИ Комитета Сапунова, 2 Типогра и, 7; Х Тира делам изобретений Москва, Центр, версального логического элемента на три входа, причем выходы, соответствующие числам, содержащим по одной единице и по две единицы в разрядах, соответственно объединены. 530 Подписно открытий при Совете Министров ССС Серова, д, 4

Смотреть

Заявка

1149438

Г. И. Дмитракова, Е. И. Иль шенко

МПК / Метки

МПК: G06F 7/49

Метки: параллельногодействия, сумматор, феррит-диодный

Опубликовано: 01.01.1968

Код ссылки

<a href="https://patents.su/2-217722-ferrit-diodnyjj-summator-parallelnogodejjstviya.html" target="_blank" rel="follow" title="База патентов СССР">Феррит-диодный сумматор параллельногодействия</a>

Похожие патенты