Пневмоэлектрический преобразователь аналоговой

Номер патента: 943704

Опубликовано: 15.07.1982

Автор: Дудоров

МПК: G06F 5/02

Метки: двоичного, код, кода, число-импульсный

...3. Основной и вспомогательный триггеры состоят из двух элементов И-ИЛИ-НЕ 4 и 5. Результат преобразования поступает на выход 6 преобразования. Между разрядами счетчика 1 вклюцена группа элементов 2 И-ИЛИ 7. Кроме того, преобразователь содержит триггер режима 8, входные элементы И-НЕ 9-10, элемент И-НЕ 11 обнуления, элемент И 12, информационные входы 13-14 преобразователяПреобразователь кода в число импульсов работает следующим образом.В исходном состоянии нулевой разряд счетчика 1 находится в единичном состоянии, а остальные разряды счетчика 1 и триггер переключения 8 на" ходятся в нулевом состоянии, разрешая при этом прохождение информации, которая поступает на входы 13 и 14 в парофазном последовательном коде, через входные...

Номер патента: 734671

Опубликовано: 15.05.1980

Авторы: Куванов, Редченко

МПК: G06F 5/04

Метки: двоичного, код, кода, число-импульсный

...И 12. В этом случае управляющие триггеры 22 всех каналов 1 преобразования устанавливаются в нулевое состояние и на выходе элемента ИЛИ 10 переполнения присутствует нулевой уровень, закрывающий входной элемент И 9, а счетные триггеры 21, счетчика 20 всех каналов 1 преобразования установятся в исходное состояние. При пос туплении на входные элементы И 25, 26 (шины 7 Входной код) кода отличного от нулевого, на выходе элемента ИЛИ 29 памяти вырабатывается сигнал, устанавливающий триггер памяти 24 в состояние 1. Далее названный код переписывается сигналом Пуск через элемент И 13, который в этом случае открыт единичным уровнем, поступаюцим с выхода элемента НЕ 11, на счетчик 20. На все время действия записи элсмент И 23 запрета закрыт...

Номер патента: 1164692

Опубликовано: 30.06.1985

Автор: Жеребятьев

МПК: G06F 5/00

Метки: двоичного, код, кода, число-импульсный

...регистр 3 порядка, вход 4 порядка, дешифратор 5, группу элементов И 6, группу элементов ИЛИ 7, группу триггеров 8, блоки формирователей импульсов 9 и 10, элемент задержки 11, выход 12 преобразователя, элемент ИЛИ 13, Блоки 9 и 10 предназначены для формирования коротких импульсов от перепада потенциала в соответствующих разрядах счетчика 1 и. триггеров Т 8 - 1 в ,Т-;8 " (2-1) при переходе их.из.нуля в единицу, и. в простейшем случае может быть реализован в виде дифференцирующих цепочек, пропускающих импульсы одной полярнос-З 0lти. Величина задержки элемента 11 выбирается из расчета длительности переходных процессов в элементах 1 (или 8), 9, 10, 6, 7, 13.Преобразователь работает следую щим образом.При нулевом состоянии всех разрядов...

Номер патента: 1713104

Опубликовано: 15.02.1992

Авторы: Любченко, Свиридов

МПК: H03M 7/00

Метки: двоичного, код, кода, число-импульсный

...с входами установки в исходное состояние реверсивных счетчиков импульсов 11, 12, 13,.разрядные выходы которых соединены со входами соответствующих дешифраторов нуля 14, 15, 16, выходы которых соединены с входами соответству 1 ощих элементов И-НЕ 20, 21, 22 и элементов ИЛИН Е 17, 1.8, 19, и рич ем вто рые входы элементов И-НЕ 20 и ИЛИ-НЕ 17 соединены с выходом генератора 7, вторые входы элементов И-НЕ 21, 22 и ИЛИ-НЕ 18, 19 соединены соответственно с выходами элементов ИЛИ 26, 27, при этом выходы элементов ИЛИ-НЕ 17, 18, 19 соединены с вычитающими входами соответствующих реверсивных счетчиков импульсов 11, 12, 13 и с соответствующими входами элемента ИЛИ 29, выход которого является выходом преобразователя, а выходы элементов И-НЕ 20,...

Номер патента: 1522290

Опубликовано: 15.11.1989

Авторы: Березенко, Сушко, Фастов, Эннс

МПК: G11C 29/00

Метки: декодирования, запоминающее, коррекцией, мажоритарного, оперативное, основе, ошибок

...внешнейзаписи, а в режиме внешнего считывания ограничиться только непосредственным выполнением операций считыванияи исправления ошибки. Это позволяетповысить частоту обращений к ОЗУ в,режимах считывания,Как было сказано выше, цикл внешней записи данных в ОЗУ разбивается на последовательность операций считывания, модификации и записи. Счи" танная из блоков 1 и 2 информация поступает на элемент ИСКЛЮЧАЮЦЕЕ ИЛИ 8, и блоки 9 и 10, это позволяет восстанавливать в режиме внешнего. считывания значения выбранных битов в соответствии с уравнениями кодирующей матрицы итеративного кода, а в режиме внешней записи-значения сумм по модулю два этих величин и записываемого бита данных, поступившего на информационный вход 4 устройства. Это достигается...