Цифровой измеритель ускорения вала

,89, Б горский строительн аме сти уто и В,И.Зайцев8,8)свидетельство СССР01 Р 15/08, 1979. авал 68(0 ское кл,(54) ВАЛА (57) РО ИЗМЕРИТЕЛЬ УСКОРЕНИЯ Иэобр ехник етров ьэова оля и тся к цифроих измеренийожет быть тение отно электриче ра движения и о в дискре управления ых система о я измерения ОСУДАРСТВ=ННЫЙ КОМИТЕПО ИЭОБРЕТЕНИЯМ И ОТНРЫТПРИ ГКНТ СССР А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(21) 40093 (22) 7,0 (46) 15 0 (71) Усть- дорожный и (72) А,Г.З (53) 531, (56) Авто В 83024780149395 2ускорения вала, Цель изобретения повышение быстродействия и упрощение конструкции измерителя эа счет введения в него задатчика постоянного числа, Измеритель содержит генс ритор 1 импульсов, элемент И 2, импульсный датчик 3 частоты вращения вала 4, суммирующий счетчик 5, реверсивный счетчик 6, блок 7 буферной памяти в виде группы Д-триггеров, два элемента 8 и 9 задержки, задатчик 1 О постоянного числа и дешифратор 11. Использование задатчика и блока буферной памяти позволяет повысить быстродейтвие, а также упростить конструкцию снизить затраты на изготовление. О9пл,14939553Изобретение относится к цифровойтехнике электрических измерений параметров движения и может быть использовано в дискретных системах контроля и управления для измерения ускорения вала.Цель изобретения - упрощение устройства и повышение быстродействия.На чертеже представлена структурная схема устройства.Устройство содержит соединенныеопределенным образом генератор 1 импульсов, элемент И 2, импульсный датчик 3 частоты вращения вала 4, счетчик 5 (суммирующий), реверсивныйсчетчик 6, блок 7 буферной памяти,выполненный, например, в виде группы Д-триггеров, два элемента 8 и 9задержки, эадатчик 10 постоянного 20числа и дешифратор 11,Устройство работает следующим образом,Генератор 1 вырабатывает импульсымалой длительности, С приходом очередного импульса на вход элементаИ 2 на его выходе устанавливаетсяединица, что предотвращает поступление импульсов с датчика 3 на счетчики Ь и 5. Одновременно происходит 30перезапись числа с счетчика 6 в блок 7буферной памяти. Через интервалзадаваемый элементом 8, производится перезапись числа из счетчика 5 всчетчик 6, Через интервал , задаваемый элементом 9, происходит запись постоянного числа задатчика 10в счетчик 5, Спадом импульса генератора 1 открывается элемент И 2 иимпульсы датчика 3 поступают на счетчики 6 и 5, При этому в счетчике 5 происходит суммирование импульсов отдатчика 3 с записанным в нем постоянным числом и одновременно их вычитание нз переписанного в счетчик 645числа. Код числа, записанного вблок 7, постоянно подается на дешифратор 11,В момент прихода 1-го фронта импульса генератора 1 в счетчике 5 бу 50дет записано число Я =Р.Т+К 501 Ьс ) где Р с. - среднее значение частотыЗс 11сигнала датчика 3 за время Т,равное длительности паузымежчу фронтом 1 го и спадом( 1.- гс ) -го импульс ов; К - постоянное число, задаваемое эадатчиком 10,В этот же момент времени в счетчике Ь будет записано число 5причем число К выбрано из условия, что всегда выполняется требование КТ Р (,0- Р,Таким образом, при счете реверсивного счетчика 6 исключено его обнуление.Поскольку частота Р пропорциональна скорости вращения вала 4,число поступивших на счетчик 5 импульсов за каждый цикл равно средней скорости вала эа этот цикл. Следовательно, в счетчике 6 в конце каждого цикла оказывается записана разность скоростей, пропорциональная ускорениювала, увеличенная на число К, Приэтом, если число, записанное в счетчике 6, больше К, то ускорение отрицательно, а если меньше К, то ускорение положительно, Длительность импульсавыбрана из условия й ) 9)и составляет незначительную часть периода Т. Формула изобретения Цифровой измеритель ускорения вала, содержащий генератор импульсов, выходом соединенный через элемент И с суммирующим входом счетчика и вычитающим входом реверсивного счетчика, импульсный датчик, расположенный на валу и подключенный к другому входу элемента И, а также к входам двух элементов задержки, и дешифратор, о т л и ч а ю щ и й с я тем, что, с целью упрощения устройства и повышения быстродействия,введены задатчик постоянного числа, связанный с информационными входами счетчика, и блок буферной памяти, через который выходы реверсивного счетчика подключены к соответствующим входам дешифратора, при этом входы элементов задержки подключены к синхронизирующим входам блока буферной памяти, а выходы первого и второго элементов задержки соединены соответственно с синхронизирующими входами счетчика и реверсивного счетчика, информационные входы которого непосредственно подключены к выходам счетчика,