Устройство для измерения электрических параметров в цепях переменного тока

(51)4 С О 1 Н 21/06 ОПИСАНИЕ ИЗОБРЕТЕНИЯК Д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ СЬ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ГТНРЦТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРВ 1064221, кл, С 01 К 2106, 1983,Авторское свипетельство СССРР 1126890, кл. С 01 К 21/06, 1984,(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЭЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ В ЦЕПЯХ ПЕРЕМЕННОГО ТОКА(57) Изобретение относится к электроиэмернтельной технике и может бытьиспользовано в энергетических информационно-измерительных системах,801493956 А 1 2Цель изобретения - повышение точности, Преобразованйе входных сигналов производится в параллельных аналоговых и цифровых каналах. В устройстве отсутствуют высокоточные нелинейные блоки и аналого-цифровые (АЦП) и цифроаналоговые преобразователи (ЦАП) большой разрядности, Для обра" ботки в параллельньм каналах в устройство введены второй - пятый сумматоры 2-5, второй - шестой ЦАП 7-11, второй - пятый АЦП 13-16, первый и второй блоки 18 и 19 памяти, множительный блок 20, первый - третий Фильтры 2 1-23 нижней частоты, первый и второй квадраторы 26 и 27. Кроме того, устройство содержит первый сумматор 1, первый ЦАП 6, первый АЦП 12, умножитель 17 частоты, определитель 24 периода, вычислительный блок 25 и перемножитель 28.ил.149395Изобретение относится к электро- измерительной технике и может быть использовано н энергетических инФОР-, мационно-измерительных системах.5Цель изобретения - поньпдение точности измерения электрических параметров.На чертеже представлена структурная схема устройства для измерения электрических параметров в цепях переменного тока.Устройство содержит первый-пятый аналоговые сумматоры 1-5, первый-шестой цицеро-аналогонье преобразователи (ЦАП) 6-11, первый-пятый аналого-цифровые преобразователи (АЦП) 12-16, умножитель 17 частоты, первьпй и второй блоки 18 и 19 памяти, множительный блок 20, первый-третий фильтры 21-23 нижних частот (ФНЧ), определитель 24 периода, вычислительный блок 25, первый и второй квадраторы 26 и 27 и перемножитель 28, причем первый вход первого сумматора 1 сое динен с выходом первого ЦАП 6,кодовые входы которого соединены с выходами первого АЦП 12, тактирующий вход которого соединен с выходом умножителя 17 частоты и тактирующим 30 входом вычислительного блока 25, дополнительный тактирующий вход которого соединен с выходом определителя 24 периода, вход которого соединен с входом умножителя 17 частоты и35 подключен к входной шине напряжения контролируемой цепи, вход первого АЦП 6 соединен с входной шиной напряжения контролируемой цепи и вторым входом первого сумматора 1, выход 40 которого соединен с первым входом перемножителя 28, входом первого квадратора 26, аналоговым входом шестого ЦАП 11 и аналоговым входом нто- РОГО ЦАП 7 КОДОВые ВХОДИ котОРОГО 45 соединены с выходами первого АЦП 12, нходами первого сомножителя множительного блока 20, кодовыми входами третьего ЦАП 8 и входами первого блока 18 памяти а выход - с первым вхоФ50 дом третьего сумматора 3, второй вход которого соединен с выходом первого кнадратора 26, а выход - с входом первого ФНЧ 21, выход которого соединен с входом третьего АЦП 14, выходы55 которого соединены с четвертыми кодовыми входами вычислительного блока 25, третьи кодовые входы которого соединены с ньпсодами множительного блока 20, входы второго соо которого соединены с ныходамц нт го АЦП 13, кодовымихода:етвс гтого, пятого и шестого 1 АП 9, О и 11 и входами второго блока 19 пэяти, ньссодь ксторого соединцы г, нторымикодовыми входам ьч;нного блока 25, выход четвертого ЦАП 9 соединен с первым входом нт рого сумматора 2, второй входоого соединен с входной шиной тока ктролируемой цепи и входом второг АЦП 3, а выход - с вторым входом оремножителя 28, аналоговыми во;.эм третьего и пятого ЦАП 8 и 1 О и нхолэм второго квадратора 27, выход :оторого соединен срньмхог. яо сумматора 5 второй вход которого соединен с выходом пятого 11 Ы О, а выход - с входом третьего ФНЧ 23, выход которог соединен хоо пятого АЦП 16, выходы которого :о,пиены с шестыми кодовыми входамьстельного блока 25, тактирующий вход которого соединен с тактируюм входом второго АЦП 13, выход .ерсмцожителя 28 соединен с первым вх дом четвертого сумматора 4 второй и третий входы которого соепинечы с выходами третьего и шестого ЦАП 8 и 11, а ны ход - с входом второго ФЧ 22, выход которого соединен с входом етнертого АЦП 15, выходь которого соединены с пятыми кодовми н. сдами вычислительного блока 25 первые кодовые входы которого соедин.ны с выходами первого блока 18 памяти, а выходы являются нькодоустройства,Устройство для измерения электрических параметров и целя. 1:рьенного тока, работает се.уюм сбразом.Сигнал х(с.) =К,.(ь),. со снтству- ший напряжению 11(г) кон гроруемой цепи, подается;на пермй вход сумматора 1, на первый вход ЛПП 12, на вход определителя 24 перисда. Сигнал у(С)=К,з.(Т),соответствующий току 1(Т) контролируемой пепи, подается на первые входы сумматора 2 и АЦП 13.На тактирующие нходы АЦП 12, 13 и вычислительного блока 25 подается сигнал с выхода умножителя 17 частоты, На выходе АЦП 12 с 4 ормируе 1 ся код М который при поступлении очередного тактирующего импульса подается на цифровые входы ПАП 6,7,8, а также на вход блока 18 памяти и нход)п.рого слмцлжителя множительного блока 20. На ньгхоле ЛП 6, в соответствии с кодом 1, сформируется сигнал Х , который подается ца второй вход сумматора 1. На выходе сумматора 1 будет действоать сигнал х(с)-Х,1. На выходе ЛН 13, в зависимости лт неличицы сигнала у(с сформируется клд , который прихпоступлении лчер днлго тактирующего импул).ся, пода тся ца управляющие (цифровые) хлдь) ЦАП 9,10,11, а такжх н хлд блка 19 памяти и вход торлгл сзмцожцтеля множительного блока 20. а выходе АП - 9, в соотетстнци с кодомсформируется сигнал У , который подается на второй вход сумматора 2. На выходе сумматора 2 будет действовать сигналу(с)- -У 7. Ацалоглвьл 1 сигца 1 х(с)-Х; 7 подается ца входы; первого квадратора 26, АП 7,11, перв)й вход пере- множителя 28, Аналоговый сигнал у(с)-У 1 подается на входы: второго квадратлра 22, АП 8, 10, второй вход перемножителя 28. На выходах перечисленных блоков будут действовать :игналы:Кйб х(С)"Х = К ;к(с)- К М гх(с)- Х 1К у(1)-УХ, = К,и,у-У,7х= к ;у ( - )У) 7Х- КХ Ну(")-У 17 где 1, 3 - номера "опорныхсигналовн каналах Х и У соответствеццо,Если положить коэффициенты передачи указанных блоков равными К 1 =1,=2 У ; К =1, то их выходные сигналызапишутся в виде:Х,=.( ) -Х,1Х = 2 Х;х(г.)- Х 13Ъ С х(г) - Х 7х= Гу(г.)-У 17х, = Х,Су(.)-У,1х= 2 У,у(е)-У,7Х,=х(1:)-Х 1 у(с)-У 7Одновременно будут срормированыследующие цифровые сигналы: на выходе блока 18 памяти сигнал Я 1,соответствукщий величине Х .; на вьэсоХде блока 19 памяти - сигнал М ,соот 1 эпетствующий величине У , на выходемножительного блока 20 сигнал )1соответствующий величине )(;У , кото" рь)е подаютс ца первы)1, торой,третий кодовые вхлды вычислительного блока 25 соответственно,5Сигнали Х 1 и Х . плдаются на первый и второй входы сумматора 3, выход которого через ФНЧ 21 соединен с входом АП 14, На входе АП 14 действует сигналт 1Х м = -2 Х,.х(с)-Х, +х(е)-Х 7 фс,а ца его выходе - клцсоответ 1ствующие сигналу (.Сигналы Х, Х, )(1 подаются напервый, второй и третий входы сумматора 4,ыход которого через ФНЧ 22 соединен с входом АП, На вьходе20 АЦП 15 действует сигнал:сх = -1 к)-х )х)-х,+х, х) -1- у,7+ У,х-Х,7 с,25 а на его выходе - код )1 соответствующии сигналу Х 1 еСигналы Х 21 и Х, подаются на первый и второй входы сумматора 5, выходкоторого через ФНЧ 23 соединен с вхо 30 дом АЦП 16, На выходе АП 16 действует сигнал:т)1 а= т 32 У)Г у(с)-У)7 +Гу(г)-Уд 7 д,а на его выходе - код ) соответИ х35, ствующий сигналу Х1 бСигналы М 1 у) )11 х .12) подают я а1 э г)четвертый, пятый и шестой кодовые входы вычислительного блока 25, в кото 4 О ром осуществляется их цифровое интегрирование эа период входного сигнала Т;Е (2 о)ф,(2)и ии,- ;Г (1 э) (3)1:15 О где и - число тактирующих импуЛьсовна выходе умножителя 17частоты эа период входногосигнала,Затем в вычислительном блоке 25выполняются операции суммирования следующих сигналов),"+ Я, (4)(11 ) У. 1+У 3 20 получим 25 30 35 11 р; (7) д ТРср еа но соот(8) т изо орму Учитывая линейность операции интегрирования, результаты суммирования будут соответствовать следуюЦим нели 11 х - ( 1 У(х-у.1 т;,1( ( )-(,у-у,О- у;1+ ъ, Ех-Х,1+Х,у 1 г= тхукОт1 у-у 1 +уу)- . к = -ук.о При выполнении условия К= К, = 1 т(В ходе дальнейшей обработки кодов, производимой в вычислительнгм блоке 25, выполняются следующие операции:извлечение квадратного корня из СИГНаЛОВ ( 25)И (1 25) 3 ПРИ ВЫЧИС- лении деЙствующих значений тока и напряжения соответственно: УМНОЖЕНИЕ СИГНаЛа (к(2,)2 На ИНТЕР- вал времени 2 Т, за который определяет ся величина энергии вычисление значений птивной мощности согласносоответственно Устройство для измерения элекских параметров в цепях переме Г 0 т ) к ас 0 д . р ж (11 ц с е 1 ) Р м и Р ж нР " 1сумматор, перный вхо,; котароонен с выходом цфроана:.Гоного пре(бРаЗОНатЕЛЯ, КО(ОНЫЕ ВХОДЫ КОТОРОГОсоРдинРны Г 1 ьходами анап(О-пи(з)ровог прг обагПт :я, тактир,к ций ходкот зрог соединен с выход( и умн жителя ча т т и тактирук)м нходгм вчи(злт. льн:; Го бл) ка у дп111 тсл 1. Пыйтактирук пи вход коз орггогсен с.вьХодом опрг елптеля и( ф 1 даХодкоторо-г сое иен с вход,)" ,пожит лячастоты и и,(ь ючен к входной шине напряжеИЯ контролируеой цепи, уо т л иЧ а Ю Л Р : С Я ТРМ ЧТ), . (ЛЬК) ПО -ньи 1 енз)о т Р 1 О,(п 211 уь -НО НВЕ,гЕНЫ ЗтОРОЙ, ТРРЗЙ, ЧЕтВЕРтЫйи пятый лн(1 ОГО"циАроны треоразонатели, нт(р(й третий, че.нертый и пятый аналоговые суммат( 1, пторой,третий, четвертьЙ, пятьЙ и .ь . т(;ЙЦИЛрОНН сЬ 1 у ОНЫР П)к Обра 1 Н,з.Л 1 Дблока памяти, множительный б.ок,двакнадратора и три Рил.тра нижних частот, причем вход перзог а 1;лого-цифрОНОГО ПрЕОбраЗОНатегя Г(:дН. Н СНХОДНОИ ЦПНОй НатРЯЖРН.К. тРОЛИР Емо цепи и Вторым Входа н)10 с 5 м -матора, выход которого " динан спернь)м вход(м перемножитепя входом первого кнадратор. и япа.о. -ГОНЬЫ ВХОДОМ ВТОР(Г 1 о 1 алогоного преобразователя кодовыевх,ды которого соединены г а,. Одпипервгго аналого-цифрово"о преобряз(-.вателя, входами первого с;можителямножительного блока, кодовыми входамитретьего цифроаналогзн( Го р брав.Вателя и входами перв-гг 6.Ка памяти, ВЫХОД ЧЕтНЕРТОГО 1 ПфР(.аПОггВОго преобразователя соедпнеч г первымВхОДОм нторОГО гумгзато)нн грй нхо 1которого соединен с пхоян; Й 11 Г тока контролируем(й 1 РиХодом зтзрого аналого-цизрового преобразователя а вьход с Б тюрьь Ях(ом иремножителя, аналогоньп 4 и Входами третьего и пятого циьрганалоговых преобразователей и входом второго кнад-.ратора, выход второго ЦИЛро,зна.огоно: -го зреобразонателя соединен с первьмвходом третьего сумматора, второВХОД тРЕтЬЕГО ГУММатОРазРДИЫЕН Свыходом первого квадрато;а, а нХодс входом первого фильтра и)уних чаг.тот, выход котзрого соединен г входом третьего аналого-цифрового преобразователя, третьи кодовые входы ны1493956 Составитель С.Сафохин Техред Л.Олийнык Корректор И,Муска Редактор И,СегляниксЗаказ 4004/42 Тираж 713 Подписноекомитета по изобретениям и открытиям прн ГКНТ СССРМосква, 3-35, Раушская наб., д. 4/5Э ВЧИИПИ Государственного 113035, Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101 числительного блока соединены с выходами множительного блока, входы второго сомножителя которого соединены с выходами второго аналого-цифрового5 преобразователя, кодовыми входами четвертого, пятого и шестого цифроаналоговых преобразователей и входами второго блока памяти, выходы которого соединены с вторыми кодовыми входами вычислительного блока, выходы третьего аналого-цифрового преобразователя соединены с четвертыми кодовыми входами вычислительного блока, выход перемножителя соединен с первым 15 входом четвертого сумматора, второй и третий входы которого соединены с выходами третьего и шестого цифроаналоговых преобразователей, а выход - с входом второго фильтра нижних частот, выход которого соединен с входом четвертого аналого-цифрового преобразователя, выходы которого соединены с пятыми кодовыми входами вычислительного блока, первые кодовые входы которого соединены с выходами первого блока памяти, а выходы являютсявыходом устройстна,выход второгоквадратора соединен с первым входомпятого сумматора, второй вход которого соединен с выходом пятого цифроаналогового преобразователя, а выход -с входом третьего фильтра нижних частот, выход которого соединен с входом пятого аналого-цифрового преобразователя, выходы которого соединеныс шестыми кодовыми входами вычислительного блока, тактирующий вход которого соединен с тактирующим входом второго аналого-цифрового преобразователя, выход первого сумматора соединен также с аналоговым входом шестого цифроаналогового преобразователя.