Парафазная логическая кмоп-схема

"2 Бюл. Р 28 кий электВ.И.Уль т ехничес"ова (Леский, А.Ю.Кондратьев,Б.С.Цирлин88.8)управление асинхрон"в ЭВМ и дискретныхед. В.И.Варшавского.с, 93.истемное проектироваших интегральных схем.с. 265, рис. 4,10.3.ЛОГИЧЕСКАЯ КМОПСХЕМА (57) Изобрзовано прилогических томатовУ 1 и 2 ф реал цию иее ин тение постр может быть и ении асинхро апериодича во содержит е логическ на МОП"транспол нных хем ских авячейки ую функверсию ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ,.ЯО 1413722 рах (Т) и-типа 3 и р"типа 4 - 7. Врабочей фазе на фазовый вход поступа"ет высокий потенциал, открывающийТ 3 и закрывающий Т 4 и 7. Проводи"мость ячеек 1 и 2 определяется значением реализуемой функции и ее инверсией на данном наборе переменных.При поступлении низкого потенциалана фазовый вход 11 Т 3 закрывается,а Т 4 и 7 открывается, В результатена парафазных шинах 8 и 9 схемы ус"танавливаются высокие потенциалы,закрывающие Т 5 и 6В фазе гашенияТ 4 и 7 открыты, Т 3 закрыт, а в рабочей фазе Т 3 открыт, но при этомлибо закрыты Т 4 и 5 и ячейка 2 непроводит, либо закрыты Т 6 и 7 и Жячейка 1 не проводит. Таким образом, ррмежду шиной 10 питания и общей шинойпоследовательно с открытым Т обязательно включены закрытые Т, что обеспечивает: схеме низкое потреблениеэнергии, свойственное КМОП-схемам,и повышает ее надежность. 1 ил.1413722 Изобретение относится к импульсной технике и может быть использовано при построении асинхронных логи"ческих схем и апериодических авто"матов.Цель изобретения - повышение на"дежности парафаэной логическойКМОП-схемы путем ее минимизации,На чертеже представлена принци" Опиальная схема парафаэной логической КМОП-схемы.Устройство содержит ячейки 1 и 2,реализующие логическую функцию и ееинверсию на МОП-транзисторах и-типаМОП-транзисторы и-типа 3 и р-типа 47, Первые выходы ячеек 1 и 2соединены с инверсной .и прямой парафазными шинами 8 и 9 схемы, стокамир-транзисторов 4,5 и 6,7, истоки и 20стоки которых соединены соответст"венно с шиной 10 питания и затворами р-транзисторов 5 и 6Вторые входы ячеек 1 и 2 соединены с истокоми-транзистора 3, сток которого соеди" 25нен с общей шиной, а затвор " с затворами р-транзисторов 4,7 и фазовымвходом 11 схемы.Устройство работает следующим образом. 30В фазе гашения на фазовый вход 10поступает низкий потенциал, которыйзакрывает транзистор 3 и открываеттранзисторы 4 и 7. При этом на инверсной 8 и прямой 9 шинах схемы бу 35дет высокий потенциал, который закрыэает транзисторы 5 и 6,В рабочей фазе на информационныхвходах схемы ячеек 1 и 2) устанавливается один иэ рабочих наборов эначений переменных, а на фазовый вход11 поступает высокий потенциал, который открывает транзистор 3 и закрывает транзисторы 4 и 7, Проводимостьячеек 1 и 2 определяется значением 45реализуемой функции и ее инверсии наданном рабочем наборе переменных.Пусть, например, ячейка 1 на данномнаборе проводит ток, а ячейка 2 -не проводит. Тогда на инверсной ши 50не 8 устанавливается низкий потенциал, который, поступая на затвор тран-зистора 6, открывает его, и на прямой шине 9 сохраняется высокий потенциал, который удерживает транзистор 5 в закрытом состоянии. Если55ВНИИ 1 ТИ Заказ 3793/56 Ти же ток проводит ячейка 2, а ячейка 1 - не проводитто низкий потенциал устанавливается на прямом выходе 9, транзистор 5 открывается, и на инверсном выходе 8 сохраняется высокий пстенциал, который удерживает транзистор 6 в закрытом состоянии,Поступление низкого потенциала на фазовый вход 11 снова закрывает транзистор 3 и открывает транзисторы 4 и 7, в результате чего на обеих парафазных шинах 8 и 9 схемы устанавливаются высокие потенциалы, которые закрывают транзисторы 5 и 6.В фазе гашения открыты транзисторы 4 и 7, но закрыт транзистор 3, а в рабочей фазе транзистор 3 открыт, но при этом либо закрыты транзисторы 4, 5 и ячейка 2 не проводит, либо закрыты транзисторы 6,7 и ячейка 1 не проводит, т.е. в обеих фазах работы схемы между шиной 10 питания и общей шиной последовательно с отк" рытым транзистором обязательно включены закрытые, что обеспечивает схеме низкое потребление энергии, свойственное КМОП"схемам. Формула изобретения Парафаэная логическая КМОП-схема, содержащая две ячейки на МОП-тран" зисторах п-типа, реализующие соответственно прямую логическую функцию и ее инверсию, первые выходы которых соединены с инверсным и прямым парафазными шинами схемысоответствен" но, МОП-транэистор п-типа, исток ко" торого соединен с вторыми выходами ячеек, затвор " с фазовым входом схемы, а сток - с общей шиной, и два МОП"транзистора р"типа, истоки которых соединены с шиной питания, зат" воры - с фазовым входом схемы, а стоки - с ее прямым и инверсным парафазными выходами соответственно, о т л и ч а ю щ а я с я тем, что, с целью повышения надежности в нее введены два МОП-транзистора р"типа, истоки которых соединены с шиной питания, затворы - с прямой и инверсной парафаэными шинами схемы соответственно, а стоки - с инверсной и прямой парафаэными шинами схемы соответственно.раж 928 Подписное