Устройство для индикации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТ ИЧЕСНИРЕСПУБЛИК гн Сза ТЕ ОПИСАНИ Н АВТОРСКОМУ ЗОБ СВИДЕТ СТВ(21) (22) 1 (46) (71) 3934696/248.06.8507.03.87. БОдесское сппол циаль конс торское бюро строения (72) А.ИвБин (53) 681.327 (56) Казарин импульсных и диотехническ школа, 1985.Авторское Ф 423123 ь" кл ского машин ра дер(088ов 10циф пко 8)М. Проовых у ваннетв растроМ.; х с тем. -сш тво СССР 14, 1972 идетел06 Г 54) УСТРОЙС 57) Изобрет атике и выч ВО ДЛЯ ИНДИКАЦИИние относится к ав ислительно ехнике иаппаратуре может наит приме отоб ни управлени Цель изоб информации, ние устройения -упрощ строй тва,ащее ого тво, содерты 1,. источнформационкаторнь элеми 3 ник 2 питания, клю ГОСУДАРЯТВЕННЫИ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ный вход 4, преобразователь 11 кодов,элементы 5 памяти, адресный блок 6,делитель 7 частоты, элементы ИЛИ 8и И 9, введен блок 10 буферной памяти, вход которого соединен с генератором видеосигнала, а выход - свходом преобразователя, выходы преобразователя кодов соединены с вторымивходами элементов И, а выход элементаИЛИ - с информационными входами ячеек памяти. Данное устройство позволяет отображать информацию, заданнуюдвухразрядным двоичным кодом, записанным в блоке буферной памяти. Причем каждый из двоичных кодов обеспечивает прохождение на информационные двходы элементов памяти одной из частот й, Е , Г , "0", задаваемых делителем, что обеспечивает горение индикаторов в четырех Режимах. Похожи- Стельный эффект обусловлен уменьшениемколичества ячеек памяти и элементов ЕИ и ИЛИ в устройстве для индикации.1 ил.Таким образом, свечение каждого индикатора оказывается промодулированным одной из частот Г Гд, Г или Лог,ОУпрощение устройства обусловлено уменьшением количества ячеек памяти И и ИЛИ, входящих в каждую индикаторную ячейку. Формула из об ре те ния Составитель А. МещеряковТехред И.Попович Корректор Т. Колб Редактор Н. РогуличЗаказ 621/57 Тираж 434 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская иаб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 1 12954Изобретение относится к автоматике и вычислительной технике и можетнайти применение в аппаратуре управления и отображения информации,Цель изобретения - упрощение 5устройства.На чертеже изображена структурнаясхема устройства.Устройство содержит элементы 1индикации, источник 2 питания, ключи 103, информационный вход 4, элементы 5памяти, блок 6 формирования адреса,делитель 7 .частоты, элемент ИЛИ 8,элемент И 9, блок 10 буферной памяти,преобразователь 11 кодов.15На вход одного из элементов 5памяти поступает сигнал разрешениязаписи с одного из выходов блока б,одновременно на другом выходе этогоблока вырабатывается код адреса, 20поступающий на вход блока 10 буферной памяти, по этому сигналу из последнего выбирается информация, которая должна быть записана в один изэлементов 5 памяти, Эта информацияпреобразуется преобразователем 11кодов и элементами И и ИЛИ. Преобразователь 11 осуществляет преобразование кода по заданному алгоритму. Например, выходным кодаи 00; 01; 10; 11 блока 10 буферной памяти соответствуют выходные коды 000; 001; 010; 100 преобразователя 11 кодов.В соответствии с этим кодом на выход элемента ИЛИ 8 в каждом интервале поступает сигнал с одного из выходов делителя 7 частоты, т.е. одна из последовательностей Г Гили "Лог. 0"..Устройство для индикации, содержащее элементы индикации, управляющие электроды которых соединены содним выводом источника питания, аинформационные электроды - с выходамиключей, первые входы которых соединены с другим выводом источника питания, преобразователь кодов, элементы памяти, первые входы которых соединены с одними из выходов блока формирования адреса, вход которого соединен с выходом делителя частоты,элемент ИЛИ, входы которого соединены с выходами элементов И, первыевходы которых соединены с выходамиделителя частоты, о т л и ч а ю щ ее с я тем, что, с целью упрощенияустройства, оно содержит блок буферной памяти, выход которого соединенс входом преобразователя кодов, выходы которого соединены с вторымивходами элементов И выход элементаИЛИ соединен с вторыми входами элементов памяти, выходы которых соединены с вторыми входами ключей, другойвыход блока формирования адресасоединен с адресным входом блокабуферной памяти, информационныйвход которого является информационным входом устройства,