Устройство для сбора телеметрителеметрической информации

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(51) М Кл6 08 С 19/1 608 С 15/06 Государственный комитет Совета Министров СССР по делам изаоретений и открытий) Опубликовано 05.09.77 Бюллетень5) Дата опубликования описания 03,06,77 53) УДК 621.398 (088 Й Авторыизобретения.Е.Долгов и Ю.Б ИВанов 1) Заявител 54) УСТРОЙСТВО ДЛЯ СБОРА ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМ АЦИИдля сбора телечено для приеедл оженное устроиств нформации предна , поступающей о ывода полученной етриче скои ма информациитчиков, и вл связи и теле метрических нформации в каспользуется на передающем ко В настоящее время при проведении космических и других испыта бходимо передавать на приемные пункты большие потоки информации по каналам связи с малой пропускной способностью. Для этой цели применяют различные устройства сжатия данных, установленные на передающем конце канала связи.Известны устройства для сбора телеметрической информации, содержащие коммутатор, первый вход которого соединен с выходом адресного регистра-коммутатора, подключенного к первому входу первого элемента И и через второй элемент И к первому входу оперативного запоминающего блока, а выход через третий элемент И - с первым входом оперативного запоминающего блока, Второй вход которого соединен с выходом адресного регистра оперативного запоминающего блока, генеульсов, выход первого из которых подключен ко входу распределителя так товых нии нео 10 раторы имп язи в ци ровои телеметрии. импульсов, а выход ВТОООГО - ко Втором; Входу КОММУТ 2 ТОР 2, ВЫХОД КОТОРО;0 ПОДКЛЮЧЕН Кд ВХОДУ решающего блока, Второй вход которого соединен с ВЪХОДОМ 01 тераТИВНОГО 32 ПОЬП 11:210 щегО ОПОК 2 И череЗ четвертьй элемент н 1 с псрВым ВхОДО 1 и 011 ср 2. ТИВНОГО 32 ПОМИкаЮ 1 ЦЕГО ОЛОКа, 2 ВЬГХОД - СО ВХО дом первого элемекта И. Первьй Вход Опспаш 10 к НОГО ОЛОка через т(ятьй Элма 1 а; 1 т;:-:к-т.а,;. к ВыхОДу Оиера тик 110 ГО 32 помеНа.011 е.0 б 11.,:";2, вьй Вьтхог к псовому в; Оду 111 сстог 0 эле еа Второй Выход через седьмой элетье 1:тПЕРВОМУ ВХОДУ ОПЕО 2 ТИВЧОГО 32 П 01 П 1 К ЮГДЕ 0 ,;1 Ка т 1 ЕПВЬПТ В)ОП рстттет,.2 с 31112 10 КЧ 10 ЧЕ 1 К ВЫХОДУ Р 2 СПРЕДЕЛ 11 Р 2 ЛВ2 КТОВ 11 11 Ь К вОВ восьмой элемент ".; .е Вьхо; у 01 ер 2111 В 1:.ОГ;, Э 2 ПОМИН 2 ЮШЕГО ОЛ 1 а.2: ВЬРХэ. - ; -.Э - ;;ства. 11 ервьп 1 Вход;1 Р 1 декскогс рег 11 стра:ерсз Дег.:- тый элемент И сослеикек с Выходом Опера.11 ВНО-О Запоминающе 0 блОР ", 1 ы ОД ч д,1 еэ дсе.,ь мент Рт - со Вторым Входом:д 11 есчсго р -112 012 операт 11 вкого 32 поРВ;кьОщего б;,Ока; -: - .; Од;:кнаддатьй элемент х с петюнь " Вход 01" Опе 02 тив 110 с 32 ПОМИК 2 ЮП.,ЕГО бЛОК 2. БХОТ дЕ 11 Л 1 ррат 01 я Едак 112- НОГО каб 01.2 .Ода под(лючеп к ВыхсГ, .НдекскОГО РЕГИЕтга " Вт,тъ а д Ча -,".- а,:а 2 12 - 1;" .Л, - .Т5 10 15 20 ко второму входу индексного регистра. Первыйвход программатора подключен к выходу адресно.го регистра программатора, а другие входы - квыходам распределителя тактовых импульсов. Выход программатора через тринадцатый элемент Исоединен со входом адресного регистра коммутатора, через четырнадцатый элемент И со вторымвходом:иестого элемента И, с пятнадцатым элементом И и через шестнадцатый элемент И со вторымвходом адресного регистра оперативного запоминающего блока, а соответствующие командные выходы программатора подключены к первому входуадресного регистра программатора, к третьему входу оперативного запоминающего блока, к третьемувходу операционного блока и к другим входамвсех элементов И.Недостатком этого устройства является возможность больших разрывов в процедуре сбораинформации от телеметрических датчиков, вызванных проведением сеансов вывода накопленнойинформации в канал связи, длительность которыхпри использовании канала связи с малой пропускной способностью может быть весьма велика. Приэтом возможна потеря информации о кратковременных процессах, регистрируемых теми или иными датчиками, при совпадении их по времени сс ансами передачи.Белью изобретения является расширение функциональных возможностей устройства,Эта цель достигается тем, что в предложенноеустройство введены буферный регистр, индикаторразрешения передачи группа элементов И и инвертор. Объединенные выходы первого, шестого ипятнадцатого элементов И через семнадцатый элемент И подключены ко второму входу адресногорегистра программатора и через восемнадцатыйэлемент И ко входу буферного регистра, выходкоторого через девятнадцатый элемент И соединен стретьим входом адресного регистра программатора,выход индикатора разрешения передачи подключенк первому входу двадцатого элемента И, второйвход которого соединен с выходом распределителятактовых импульсов, третий вход - с соответствующим выходом программатора, а выход двадцатого элемента И подключен к четвертому входуадресного регистра программатора, через восемнадцатый элемент И ко входу буферного регистра ичерез последовательно соединенные инвертор семнадцатый элемент И ко второму входу адресногорегистра программатора. Вход индикатора разрешения передачи и второй вход девятнадцатого элемента И соединены с соответствующими командными выходами программатора.На фиг. 1 представлена схема устройства; нафиг. 2 - структура построения программы работыустройства.Устройство содержит генераторы импульсов 1и 2, распределитель тактовых импульсов 3, про.грамматор 4, адресный регистр 5 программатора,коммутатор входных каналов 6, адресный ре 25 30 35 40 45 50 55 60 гистр 7 коммутатора, решающий блок 8, оперативный запоминающий блок 9, адресный регистр 10 оперативного запоминающего блока, оперативный блок, индексный регистр 12, дешифратор единичного набора кода 13, регистр сдвига 12, буферный регистр 15, инидкатор разрешения передачи 16, элементы И 17 - 36 и инвертор 37.Выход генератора импульсов 2 через распределитель тактовых импульсов 3 подключен к программатору 4, числовой выход которого через элементы И 32, 21 и 29 подключен соответственно к адресному регистру 7 коммутатора, одному из входов оперативного блока 11 и адресному регистру 10 оперативного запоминающего блока, а также через элементы И 19 и 20 и через элементы И 34 и 35 соответственно к входам регистров 5 и 15.Командные выходы программатора 4 подклю чены к управляющим входам элементов И 17 - 32, 36 к управляющим входам блока 9, оперативного блока 11, ипидкатора разрешения передачи 16 и к счетному входу адресного регистра 5 программатора (на фиг. 1 эти связи обозначены буквой К). Выход разряда хранения признака прерывания программатора 4 через элемент И ЗЗ подключен к установочному входу адресного регистра программатора, к входу элемента И 35 и через инвертор 37 ко входу элемента И 34.Один из выходов распределителя тактовых импульсов 3 подключен к тактирующему входу регистра сдвига 14 (связь на фиг.1 обозначена буквой Т), а другой - к одному из входов элемента И 33.Выход коммутатора 6 подключен к одному из входов решающего блока 8 и через элемент И 28 к числовому входу блока 9. Выход решающего блока 8 через элементы И 17, 34 и 35 подключен соответственно к регистрам 5 и 15.Выход блока 9 подключен к другому входу решающего блока 8 и через элементы И 25, 23, 18 и 31 соответственно к числовому входу этого блока, одному из входов операционного блока 11, индексному регистру 12 и регистру сдвига 14. Числовой выход операционного блока 11 через элемент И 27 подключен к числовому входу блока 9, управляющий выход - к элементу И 19.Выход адресного регистра коммутатора через элемент И 26 подключен к числовому входу блока 9.Выход индексного регистра 12 подключен к дешифратору единичного набора 13 и через элементы И 24 и 30 соответственно к числовому входу блока 9 и адресному регистру 10 этого блока.Выход дешифратора единичного набора 13 через элемент И 22 подключен к счетному входу индексного регистра 12.Выход регистра сдвига 14 подключен к выходу устройства. Выход буферного регистра 15 через элемент И 36 подключен ко входу адресного регистра 5 программатора.Программатор 3 представляет собой постоянноеЗУ резистивного, диодного, трансФорматорного илилюбого другого известного типа с автономнымустройством управления и дешифрирования команд. 5Генератор импульсов 1 обеспечивает на своемвыходе наличие сигнала типа "меандр" с периодомсмены уровней, равным требуемой дискретностиотсчета текущего времени в устройстве.На выходе решающего блока 8 появляется 1 Оуправляющий сигнал в случае, если числа на еговходах не сравниваются между собой по некоторому заданному критерию.Оперативный запоминающий блок 9 имеетадресную структуру и может быть выполнен полюбому известному принципу, Включение блока нарежим записи или считывания осуществляется пода.чей соответствующего сигнала на его управляющийвход с командного выхода программатора 4,Операционный блок 11 обеспечивает Выполнение операций суммирования и сравнения по равенству двух чисел, поданных на его входы черезсхемы совпадения 21 и 23. Переключение режимаработы блока (суммирование или сравнееие)осуществляется поцачей командного сигнала с выхода прораммаора 4, Включение управляющеговыхода блока производится только в режиме сравнения (сигнал на этом выходе появляется принеравенстве сравниваемых 1 исел).Разряцная сетка онераеионноголака 11 равнаразрядной сетке блока 9.Адресный регистр 5 программатора выполненпо схеме датчика, содержимое которого увеееищвается на "1" сигналом с командного выходапрограмматора 4, подаваемым на счетный вход 35регистра в каждом цикле обращения к программатору, что позволяет организовать в устройствеестественный порядок выполнееия команд, записанных в программаторе 4.Индексный регистр 12 также выполнен по схеме счетчика, содержимое которого увели иваетсяна "1" сигналом с командного выхода программатора 4, подаваемым через элемент И 22 на счетный вход регистра по окончаепеее считывания записанного В нем:исла в каждом случае ооращения к 45регистру,Дешифратор едиепечного набора 13 обеспечиваетналичие сигнала на его выходе в случае, если вчисловом наборе, поданном на его вход, содержитсяхотя бы один нулевой символ, 5 ОРегистр сдвига 14 находится постоянно в рехоеме сдвига за счет подачи на его тактирующий входпоследовательности импульсов с выхода распределителя тактовых импульсов 3, Скорость сдвига определяет скорость вывода символов щсловьех коцов, 55образующих выходную информацию устройства, вканал связи,Распределение памяти блока 9 осуществляетсяследующим образом, Емкость памяти этого блокасоставляет и ячеек. Часть ячЕек с адресами от "О" бО до п 1 (участок Я ) отведена для хранения служебной информации, используемой в устройстве для принятия решений о выводе принимаемой от датчиков информации в канал связи или ее гашении. Остав. шаяся часть памяти (участок 1 ч), содержащая ячейки с адресами от пе + 1 до и, отведена для хранения информации, отобранной для вывода в канал связи, т.е. буферного запоминания этой информации,Программа работы устройства, записанная в прогремматоре 4, содержит комплект подерограмм, в том числе:1) подпрограмму А циклического опроса входных каналов с анализом избыточности каждой выборки. Подпрограмма А имеет начальньй адрес а и заканчивается командой безусловной передач. управления по адресу а;2) набор псдпро 1 рамм В;. каждая из которых содер 1 еает перечень ОГ 1 ераций, полех устройством при обнаружещщ неизбьггочной выборки пс любому из входных каналов, опрашиваемых процессе выполнения подпрограммы А. Начальееык адрес Ь 1 каждой подпрограммы Б:, равен адресу К; соответствующего Входного канала; каждая подпрограмма Б; закаеЕчеевается командой безусловной передачи управления по адресу а.3) подпрОГамму С с начальным адресом с, равным адресу входного канала, к которому подключен выход генератора 1, включающую В себя перечень Операцеей, Выполняемых устройством прн Обнаружении нензбыточной Выборки по этому входному каналу, и заканчиваю:.цуюся командой без.условленой передачи управления по адре:у а;,4) Подпрограмму О с начальным адресом с 1 передачи очередного исла, предназначенного для вывода в канал связи, из блока 9 в регистр сцвига 14. Подпрограмма О заканчивается команцой передачи числа из буферного регистра 15 в адресный регистр 5 программатора.Таким образом, после выполнения любой под- ПООГраММЫА Б 1 НЛИ С В ПроцСССЕ ОабОТЫ 1 СТООйства осуществляется переход к подпрограмме При работе устройства В режиме, когда Вывод информаци; в канал нг производится, еьнш:катор разрешения пеоецачи 16 нахогцится и состоянии, В КОТОРОи 1 С ЕГО ВЫХОДа СНИМаЕТСЯ СИГНал, За 1 ЕТ.Еоасц гций элемент И 23 сиГееал с зьеходз котОООГО удерживает в запертом состоянии элемент И 35. Тот же сигнал через инвертор 37 поступает в виде раэрЕШаЮЕцЕГО СИГНала На ВХОД ЭЛЕМЕНТ И 34.В процессе Выполнения етодпрограммье А ОСУЩЕСТВЛЯЕТСЯ ПОСЛЕДОВаТЕЛЬНОЕ ВЬПЕОЛНЕНИЕ С.ЕЕ дующих операций:1) путем отпирания элемента И 32 передача с ислОВОГО выхода прог 11 амматора 4 на адресньей регистр 7 коммутатора адреса входного канала и передача полученной выборки с выхода коммутатора 6 на вход решающего блока 8:2) путем отпираниея элемента И 29 передача с числового выхода программатора 4 на адресный регистр 10 блока 9 адреса ячейки, размещенной в10 1 Ь 20 25 40 участке М памяти блока 9, в которой хранится значение предыдущей выборки, полученной по каналу К включение блока 9 на режим "считьтвания" п тем подачи на его управляющий вход соот. ветствующего сигнала с командного выхода программатора 4 и передача числа, записанного в данной ячейки, на вход решающего блока 8;3) выполнение решающим блоком 8 сравнения нового и старого значений выборок и подача на управляющий вход схемы сравнения 17 разрешающего сигнала в случае, если вновь поступившая выборка признана неизбыточной;4) передача адреса из адресного регистра 7 коммутатора через элементы И 17 и 34 в адресный регистр 5 программатора, если схема совпадения 17 открыта (выборка признана неизбыточной), или переход к выполнению следующей команды подпрограммы А, если элемент И 17 закрыт (выборка признана избыточной), В последнем случае осуществляется вывод на адресный регистр 7 коммутатора адреса следуютцего входного канала и т,д. При обнаружении неизбыточной выборки в адресный регистр 5 программатора записывается адрес Квходного канала, по которому поступила неизбы. точная выборка, равный адресу в; соответствующей подпрограммы В;.В каждой такой программе может быть записано выполнение следующ их действий:1) запись в блок 9 в участок М памяти нового значения выборки, полученной по входному каналу К;, по адресу, установленному на адресном регистре 10 блока 9, путем отпирания элемента И 28 и подачи сигнала, включающего режим записи", на управляющий вход блока 9 с соответствующего командного выхода программатора 4;2) зайись в участок М памяти блока 9 адреса входного канала, по которому получена неизбыточ. ная выборка, с адресного регистра 7 коммутатора путем подключения его через элемент 26 к числовому входу блока 9;3) запись в участок М памяти блока 9 значения неизбыточной выборки с выхода коммутатора 6 путем подключения его через элемент И 28 к числовому входу блока 9;4) запись в участок М памяти блока 9 значения числа, идентифицирующего величину текущего времени в устройстве и хранящегося в одной или в нескольких ячейках участка М памяти блока 9, путем подключения выхода этого блока к его числовому входу через элемент И 25,Выполнение последних трех операций осуществляется с помощью специальных программных блоков, входящих в состав выполняемой подпрограммы В; и имеющих своей целью размещение записываемых чисел (адреса канала, по которому получена неизбыточная выборка, значения самой выборки и значения текущего времени ее обнаружения) в ячейки участка И памяти блока 9 с последовательно возрастающими адресами. Действие этих блоков основачо на использовании текущего адреса записи(ТАЗ), хранимого в одной из ячеек участка памятиблока 9.В процессе записи любого числа в этот участоквыполняются следующие операции:1) передача с числового входа программатора 4адреса ячейки, в которой хранится значение ТАЗ, вадресный регистр 10 блока 9 путем отпиоания элемента И 29;2) считывание значения ТАЗ и передача его свыхода блока в индексный регистр 12 путем отпирания элемента 18;3) передача значения ТАЗ из индексного регистра 12 в адресный регистр 10 блока 9 путем отпирания элемента И 30, Если при этом значение ТАЗсодержит хотя бы один разряд, не равный "1", т.е,ТАЗ не равен п - конечному адресу участка Йпамяти блока 9, на выходе дешифратора единичного набора 13 присутствует разрешающий сигнал,отпирающий элемент И 22, В результате сигнал скомандного выхода программатора 4, осуществляющий перепись ТАЗ из индексного регистра 12 вадресный регистр 10 блока 9, поступает на счетныйвход индексного регистра 12, Задним фронтом этого сигнала увеличивается значение ТАЗ, записанноев индексном регистре 12,на "1", т.е. выполняетсяоперация индексации ТАЗ;4) запись числа, поданного на числовой входблока 9, в ячейку с адресом, равным неиндексированному значению ТАЗ, записанному в адресномрегистре 10;5) и передача с числового выхода программатора 2 адреса ячейки, в которой хранится значениеТАЗ, в адресный регистр 10 блока 9 путем отпирания элемента И 29 и запись индексированногозначении ТАЗ из индексного регистра 12 в этуячейку путем отпирания элемента И 24 и подачи науправляющий вход блока 9 сигнала с командноговыхода программатора 4, включающего режим записи,При записи в участок М памяти блока 9 нескольких чисел подряд передача значения ТАЗ изблока 9 и индексный регистр 12 осуществляетсятолько перед записью первого из этих чисел, азапись в блок 9 индексированного соответствующеечисло раз значения ТАЗ с индексного регистра 12 -только по окончании записи всей группы чисел.Начальное значение ТАЗ, равное нее+1, вводитсяв блок 9 из программатора 4 при включенич уст.ройств.Таким образом, в процессе работы устройстваосуществляется последовательное заполнение участ.ка Ы памяти блока 9 информацией, подлежащейвыводу в канал связи. Емкость этого участкавыбрана из условия, что в промежутках междудвумя смежными сеансами вывода информации вканал связи общее количество информации, помещаемой в участок К памяти, не превысит егоемкости. Если по непредвиденным обстоятельствамобъем информации, направляемой в участок Йпамяти блока 9, превысит его емкость, индексация537727 10 ТАЗ прекращается как только его значение станет равным значению и, т.е. содержащим "единицы" во всех разрядах. При записи такого значения ТАЗ в индексный регистр 12 на выходе дешифратора единичногб набора 13 появляется сигнал, запирающий Ь элемент И 22 и исключающий тем самым прохождение сигнала с командного выхода программатора 4 в момент перезаписи значения ТАЗ из индексного регистра 12 в адресный регистр 10 на счетный вход индексного регистра 12. При этом индексация ТАЗ 10 прекращается, и запись всей последующей информации производится в ячейку с адресом и блока 9.Таким образом, исключается искажение информации, хранящейся в участке М памяти блока 9, в случае переполнения участка й за счет присвоения 16 ТАЗ значений, соответствующих участку М.В процессе выполнения подпрограммы В; могут быть выполнены следующие операции:1) последовательная передача с числового выхода программатора 4 адресов входных каналов, по 20 которым должен быть произведен дополнительный сбор информации, на адресный регистр 7 коммутатора путем отпирания элемента 32 и записи полу.ченных значения выборок с выхода коммутатора б в участок И памяти блока 9 по ТАЗ; Ы2) задание времени проведения очередных измерений по любому входному каналу путем прибавления к числу, индентифицирующему значение текущего времени, хранящемуся в участке М памяти блока 9 и вводимому в операционный Ю блок 11 через элемент И 23, числа, определяющего требуемую задержку выполнения этих измерений по отношению к моменту получения данной не- избыточной выборки, выраженную в единицах отсчета текущего времени, вводимого в операцион ньй блок 11 с числового выхода программатора 4 путем отпирания элемента И 21, и последующей записи результатов суммирования через элемент И 27 в отведенные для этого ячейки участка М памяти блока 9, адреса которых через элемент И 29 предзари тельно введены в адресньй регистр 10 этого блока с числового выхода программатора 4,Каждая программа Взаканчивается вьшолнением команды безусловной передачи управления по 45 адресу А, выполняемой путем передачи значения адреса а с числового выхода программатора 4 через элементы И 20, и 34 на адресный регистр 5 программатора,В процессе работы устройства периодически 50 изменяется сигнал на выходе коммутатора 6, к которому подключен выход генератора 1, что воспринимается устройством как получение неизбыточной выборки по этому каналу. В этом случае адрес кс с адресного регистра 7 коммутатора пере- бб дается через элементы И 17 и 34 в адресньй регистр 5 программатора и осуществляется переход к выполнению подпрограммы СПри выполнении подпрограммы С осуществляется сначала суммирование числа, идентифици 60 рующего значение текущего времени и хранящегося в участке М памяти блока 9, с константой вводимой в операционный блок 11 с числового выхода программатора 4, причем результат сум. мирования помещается в те же ячейки участка М памяти блока 9.При выполнении подпрограммы С осуществляются следующие операции:1) последовательное сравнение чисел, идентифицирующих время выполнения измерений по раз личным входным каналам и записанных в опреде ленных ячейках участка М памяти блока 9, с чис лом, идентифирующим значение текущего времени, путем задания адресов соответствующих ячеек в адресный регистр 10 блока 9, ввода содержимого этих ячеек в операционньй блок 11 и задания режимасраВНВИНЯ В э. 01 б."01 с 1".;".23:Ом с ко. М 2 НДНОГО ВЬГХОД 2 ПР 01 Р М.26122) при равенстве срав 1 гив,еь 1 Ъ 1; цисе 1 (на управляющем выходе Операь,1.10 0 б 10 к 211 32 ПрЕщаЮШИЙ СИГИй: СХЕМ; СО" еде Ь 51 5 3" 1 Срыта), продолжается гы: Олпс 1;е ,:,;естест. ВЕННОМ ПОРЯДКС. Т.Е. СП 1:ЕЗ Ч 1;.1 -: ЪЬ ПОЛНЯЮТСЯ ИЗМЕРЕНИЯ П 0 тРЬ 5 КЗНЗЛЗ.:1. "1 ЛЯ КОТОРЫХ определена необхо; мость ВЪ 1 полче 111;Я из. 1 ерсний. с записью значе 1 пп 1 адресов этих канзлов 1, получен. ных ВыборОк В уч 2 ст 0 с пах 51 Т 11 О;зс. -., т :;3) при неравенстве сра ни.;есмь.ч ч,сс 11;на управляющем ВЪ 1 хоеразрешаюш 1 й сиен: - , .: 251 е,.е 11-. ;. . .т), произвбдится передач .,еа, . ;.,а.Сто ь, 1программатор 2 4 чедез .Пеме ТЪ 1 1 1 9:1 3ь 11 ; 1122 ньй регистр 5 1 тоо 1 т 12112 т 002 и деее.м,1 к 15.-0 и части программы С ;на 11 Я 1 мер 1 с еравнс,. 1 О яру"0.1 УСТ 2 НОВКИ. 32 ПИС 2 Ы 1 СООТВЕ СТВЕ 1110 ВРУ 1 О Ячейке участка Ж 1 ьаь;Яти б:10 ка 9. е 111 с 110111 де 11211 фицируюцим зна 1 е 5 пте текущего 5 зремен 11),ЕСЛИ В ПОС 1.ЕСГЕ ВЬ - ,л 0-Ч 1-", -. -.д:;1-ГрЪ 1 ИЬ .1 устрОЙстВО при 1 иет 11 б 11 тсп-у 50 Ви.бор 11 у От 5 сзкого-либо Цачика свщесл 1 01 е 15" 0 0 Воз 12.с 110-2121111 проводящего соет 0511 Н.;:,сапа.:,;, 25, . 5 з 1;рс целивает и 1-;ц 5 дсат 01: :;.; .т.:-и:,5 яе:.е,; .б .00,02 ние, при котароз :.:". ь;51 Д 0 Ц 1 И Д,.ля импуль "оз 3ПЕОИОЦОМ, ВаьЧ"Выходе Т РЯ 1 ".,."." :,"л. - ,е.", Я.- 2011 РИ ЗТОМ ДН 11 ЕЛЬп 501 Ъ Р 2 ЗРЕГННЮЩЕИ ЧЕСТИ СИГСнала выбрана из условия превышения ею длительности выполнения любой в отдельности программы А, В или С.Таким образом, независимо от того, какой участок программы, записанной в программаторе 4, выполняется в момент возникновения разрешающего сигнала на данном выходе распределителя 3, до его окончания на командных входах программатора 4 возникает набор сигналов, соответствующих командам условной или безусловной передачи управления, отпирающиходну из схем совпадения 17, 19 или 20. Одновременно с этим с выхода разряда хранения признака прерывания программатора 4 снимается разрешающий сигнал, отпирающий элемент И 33, Сигнал с его выхода поступает на установочный вход адресного регистра 5 программатора осуществляет принудительный ввод в него адреса д и отпирает элемент И 35, в результате чего адрес перехода через соответствующие открытые элементы И 17, 19 или 20 записывается в буферный регистр 15 и через инвертор 37, запирающий элемент И 34,исключает запись того же адреса в адресный регистр 5 про рамматора. При очередном обращении к программатору 4 с выхода разряда хранения признака прерывания вновь считывается разрешающий сигнал.В результате в адресном регистре 5 программатора удерживается адрес О, и работа устройства тормозится в огисакном состоянии до возникновения на входе элемента И 33 запрещающего сигнала с выхода распределителя 3. После запирания элемен. та И 33 разблокируется адресный регистр 5 программатора. Затем устройство вковь переходит в нормальный режим работы с естественным порядком выполнения команд.При этом устройство начинает выполнять подпрограмму и осуществляются следующие операшли:1) передача с числового выхода программатора 4 адреса ячейки из участка М памяти блока 9, в которой хранится значение текущего адреса считывания (ТАС), на адресный регистр 10 через элемент И 29;2) считьвание значения ТАС и передача его с выхода блока 9 в индексный регистр 12 через элемент И 18;3) перезапись значения ТАС из индексного регистра 12 в адресный регистр 10 блока 9 с одновременной индексацией ТАС в индексном регистре 12 так же как осуществлялась индексация ТАЗ;4) считьвание числа из ячейки участка К памяти блока 9 с адресом, равным ТАС, и передача его в регистр сдвига 14 через элемент И 31, после чего это испо в последовательном коде выводится из регистра 14 через выход устройства в канал связи.В качестве начального значения ТАС выбраны как и в случае ТАС, адрес ги+1.Во время вывода числа из регистра 14 устройство как описано выше осуществляет перезапись и 1 щексированного значения ТАС в блок 9 и затем 5 1 О 15 20 М Я 4 О сравнивает его в операционном блоке 11 либо со значением адреса и, вводимым в блок 11 через элемент И 21 из программатора 4, либо со значением ТАЗ, записанным к началу момента вывода информации из участка К блока 9. Если в результа. те этого сравнения операционным блоком 11 будет установлено неравенство сравниваемых адресов, означающее, что ТАС в процессе индексации еще не достиг значения ТАЗ или и на управляющем выходе операционного блока 11 появляется разрешающтй сигнал, отпирающий элемент И 19,и в адресный регистр 5 программатора с числового выхода программатора 4 вписьвается адрес конца подпрограммы О, завершающей ся командой передачи управления по адресу, записанному в буферном регистре 15. Последняя осуществляется путем отпирания схемы совпадения 36, после чего устройство переходит к продолжению выполнения программы своей работы с того места, где было выполнено прерывание сигнала с выхода разряда хранения признака прерывания программатора 4.Устройство продолжает работу до момента нового совпадения разрешающих сигналов на входах элемента И 33, причем за это время число из регт стра сдвига 14 выводится в канал связи, Далее наступает повторное прерывание и выполнение всех сопровождающих его операций, описанных выше,Если в очередном цикле выполнения подпрограммы О б,дет обнаружено равенство ТАС значению ТАЗ или и, ка управляющем выходе операционного олока 11 возникает запрешающий сигнал, запирающий элемент И 19. В результате осуществляется переход к очередной команде подпрограм: ь, О, в качестве которой записана команда гашения индикатора разрешения передачи 16, выполняемая путем подачи сигнала с командного выхода программатора 4 ка соответствующий вход этого индикатора, Индикатор 16 переходит в состояние, при котором ка его выходе устанавливается запрещающий сигнал, запирающий элемент И ЗЗ, При этом выполнение подпрограммы О заканчивается в1 устройство переходит к кормалькому режиму работФормула изобретения Устройство лля сбора телеметрической информации, соцержащее коммутатор, первый вход которого соединен с выходом адресного регистра коммутатора, подключенного к первому входу первого элемента И и через второй элемент И к первому входу оперативного запоминающего блока, а выход коммутатора через третий элемент И соединен с гервым входом оперативного запоминающего блокавторой вход которого соецинен с выходом адресного регистра оперативного запоминающего блока., генераторы импульсов, выход первого из которых подключен ко входу распределителя тактовых импульсов, а выход второго - ко второмувходу коммутатора, выход которого подключен ксвходу решающего блока, второй вход которогосоединен с выходом оперативного запоминающегоблока и через четвертый элемент И с первымвходом оперативного запоминающего блока, а вы.ход - со входом первого элемента И, первый входоперационного блока через пятый элемент И подключен к выходу оперативного запоминающегоблока, первый выход операционного блока соединен с первым входом шестого элемента И, а второй щвыход через седьмой элемент И соединен с первымвходом оперативного запоминающего блока, первый вход регистра сдвига подключен к выходураспределителя тактовых импульсов, второй входчерез восьмой элемент И - к выходу оперативного узапоминающего блока, а выход - к выходу устройства, первый вход индексного регистра через девятый элемент И соединен с выходом оперативногозапоминающего блока, а выход через десятый элемент И соединен со вторым входом адресного 20регистра оперативного запоминающего блока и через одиннадцатый элемент И с первым входомоперативного запоминающего блока, вход дешифратора единичного набора кода подключен к выходу индексного регистра, а выход через двенадца- р 5тый элемент И - ко второму входу индексногорегистра, первый вход программатора подключен квыходу адресного регистра программатора, а другие входы - к выходам распределителя тактовыхимпульсов, выход программатора через тринадца- ЗОтый элемент И соединен со входом адресногорегистра коммутатора, через четырнадцатый элемент И со вторым входом шестого элемента И,пятнадцатым элементом И и через шестнадцатый элемент И - со вторым входом адресного регистра оперативного запоминаюгцего блока, а соответ. ствующие командные выходы программатора подключены к первому входу адресного регистра программатора, к третьему входу оперативного запоминающего блока, к третьему входу операционного блока и к другим входам всех элементов И, о т л и ч а ю щ е е с я тем. что, с целью расширения функциональных возможностей устройства, в него введены буферный регистр, индикатор разрешения передачи, группа элементов И и инвертор; объединенные выходы первого, шестого и пятнадцатого элементов И через семнадцатый элемент И подключены ко второму входу адресного регистра программатора и через восемнадцатый элемент И ко входу буферного регисгра, выход которого через девятнадцатый элемент И сое;д 4 неь ; ретьнь. Б.О;". дом адресного регистра программатора; вылод индикатора разрешения передачи подключен к пс 1:- вому входу двадцатого элемента И, второй вход которого соединен с выходом распределителя так. товых импульсов, третий вход - с соответствую щим выходом программатора, а выход двадцатого элемента И подключен к четвертому входу адресного регистра программатора, через восемнадцатый элемент И ко входу буферного регистра и через последовательно соединенные инвертор и семнадцатый элемент И ко второму входу адресного регистра программатора; вход индикатора разрешения передачи и второй вход девятнадцатого элемента И соединены с соответствующими командными в.,о. дами программатора.,4 В В в с г.Я едактор Л. У РектоР Е. Скучк аказ 728 от бд.4 кая пиал ППП " Патент ", г. Ужгород, ул. Проектная,Составитель Н ЛысснТехред О. Луговая Тираж 830ИПИ Государственного комитета Совет по делам изобретени13035, Москва, Ж - 35, Ра Подписнонистров ССй