Логическая схема или и не-или
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 126661
Автор: Стрелков
Текст
Класс 42 гп, 14126661 СССР рФ 4,ОПИСАНИЕ ИЗО ХЯ К АВТОРСКОМУ СВИДЕТЕЛЪС Опасная группа Л." 174 пк ЛИ СКАЯ СХЕМА И О варя 1959 г. за66853126 в Комитет и открытий при Совете .линистров С Заявлен но дела иаооретении СР ликовано в Боллетене изобретений960 г. Иззестные логические с. мы имеют сзязи или по постоянному илипо переменному току.Предлагаемая логическая схема или - не или обеспечивает развязку цепей по,постоянному току, позволяя при этом работать как с потенциальными, так и с импульсными сигналами, и может служ:1 ть ун 1 версальным логическим элементом, С этсй целью в предлагаемой схемек базе полупроводникового триода, включенного по схеме с общим эмиттером, подключена диодная схема ИЛИ, источник синхронизирующИХ ИМпуЛЬСОВ И СОПрОтИВЛЕНИЕ, а З КОЛЛОКТОриуО ЦЕПЬ трИОда ВКЛЮЧЕна первичная обмотка выходного трансформатора. На двух выходахсхемы сигналы образуются сложением или вычитакием трансформируюшихся импульсов с потенциалами, создаваемыми в этих обмотках источкиками пОСТОяннОГО СМЕШЕНИЯ,Предлааемая схема изображена на чертеже.Она состоит из плоскостного полупроводникового триода Т, д 110 довД и Д, - Д, трансфсрматора Тр с двумя выходными Оомотками и сопротивления 1 с. Через точки 1 - и в схему подаются входные сигналы ввиде положительных, лиоо Отрицательных импульсов ил:1 потснци 11 лоз.К точке б подключен источник Отрицательных синхро 1 из 11 руюц;1 х импульсов (СИ) и источник положительного, отноительно поте;1 циалаземли, напряжения смешения по постоягному то у -Е Через точку нподается отрицательное напряжение - Е., нссбходимое для питанияколлектора и смещения базы триода. В точках е и д подключено напряжение смещения по постоячному току - Е и + Е соответственно. Через точку е осуществляется выход Операции НЕ ИЛИ, а через точкуж - выход операции ИЛИ. В качестве кодов 1 логических переменных приняты положительные, а в качестве кодов 0 - отрицательныеимпульсы или,потенциалы.щСхема работает следуюшим Образом,При поступлении отрицательного синхроизирующего импул,са вОтсутствие положительных входных сигналов триод Т отпирается и иодном выходе схемы в точке е возникает полож 1 тельный млульс, означаюШий выпьчнение логической операции НЕ ИЛИ над и вход 1 ым 1двоичными переменными (код 1),.а на другом выходе схемы В точке ж хе= возникает (триц(т(лыый м;(ульс, озцачающцй цсвыолцсц(н логи 1 сской операции ИЛИ (код О). В случае наличия хотя бы одого входного полоукитсг(Юного сигнала В моупп(т поступ.10 ия синхронизируюцсго импульс 1, отираП(с триода (склочается и на выходах схс.ы В то 1- к(х с и ж импульсы будут отсутствовать. Однако в точке ж будет иметь мссто положительный потенциал, означающий выполненс логи вской операции ИЛИ (код. 1), а в точке е - отрицательный потенциал, соотвстствуюьчий коду О для операции НЕ ИЛИ. Таким образом, обеспечивается одновременное выполнение с помощью од 1 гого триод логических операций ИЛИ и НЕ ИЛИ над г входными двоичными переменцьгуи, представленными в виде импульсов или потенциалов, причем мощность синхронизирующх импульсов мала благодаря подаче их непосредственно на вход усилительного элемента схемы. П редмет изобретения Логическая схема ИЛИ - НЕ ИЛИ, о тл и ч а ю щ а я с я гсм, что, с цел;ю обеспечения импул сно-потенциального выхода, к базе полупроводникового триода, включенного по схеме с общим эмиттсром, подключена диодная схема ИЛИ, источник синхронцзирующих импульсов и сопротивление, соединенное с минусом источника питания, в коллекторную цепь триода .включена первичная обмотка выходного трансформатора, и начало одной из вторичных обмоток соединено с плюсом одного из источников смещения, а конец другой - с минусом другого источника смещения,Текред А. Л. Соеина ектор Л, Н. Бле едактор Н. С. Кутафина Тираж 7 Объем 0.17 и отары"и ир О/бЦена 25 копФормат бумагиотдел КомитетаСР, Моекиа, Цеи Зак, 52321 одп. к печ. ОЛг.Информационно издательекийСонете Мииилрои С 70 Х 108/,аделам изобретений р, М, Чекаеекий иер ииографии Комитета по делам изобретений и открытий при Сонете Минитров СССМи ая Петпоака. 14.
СмотретьЗаявка
616853, 17.01.1959
Стрелков Б. И
МПК / Метки
МПК: H03K 19/084
Метки: логическая, не-или, схема
Опубликовано: 01.01.1960
Код ссылки
<a href="https://patents.su/2-126661-logicheskaya-skhema-ili-i-ne-ili.html" target="_blank" rel="follow" title="База патентов СССР">Логическая схема или и не-или</a>
Устройство д, ля контроля пороговых-урбвнёй полупроводниковых логических схем
Номер патента: 266943
Опубликовано: 01.01.1970
Автор: Пелипейко
МПК: G01R 31/3177
Метки: логических, полупроводниковых, пороговых-урбвнёй, схем
...сигнала.Контрольный высокочастотный сигнал, пройдя через проверяемую логическую схему 1, попадает в схему 5 фиксации высокочастотных сигналов, вход которой соединен с выходом логической схемы 1.По мере роста напряже б сигнала и приближения ег266943 ходе, процесс контроля отличается от рассмотренного выше лишь тем, что генератор пилоооразного напряжения вырабатывает не возрастающее, а убывающее по величине напря жение пилообразной формы.Благодаря этому высокочастотный сигнална выходе контролируемой логической схемы всегда изменяется в одном направлении - от малых значений к большим, что позволяет для 10 обоих случаев использовать одну и ту же схему 5 фиксации высокочастотного сигнала.Таким образом устройство осуществляет измерение...
Комбинационная логическая схема
Номер патента: 320053
Опубликовано: 01.01.1971
МПК: H03K 19/094
Метки: комбинационная, логическая, схема
...СЗО разряжается через транзисторы 8 и 5. Если ем3кость С, образуемая емкостью стока транзистора 9 и емкостью затвора транзистора 10, была заряжена (что зависит от предыдущего состояния схемы), то и она разряжается через транзистор 9, После окончания тактового импульса Ф на вход логической схемы 2 (емкость С 9 остается в разряженном состоянии) будет передан логический 0.При поступлении третьего тактового импульса Фз начинается передача информации, например логической 1, с выхода логического вентиля 3 на вход вентиля 4. При этом открывается транзистор 11, Емкость С заряжается через транзистор 11, а после окончания тактового импульса Фз открываются транзисторы 12 - 15, Так как на вход транзистора 1 б подано низкое напряжение (что...
Логическая схема с регулируемым порогом12
Номер патента: 299076
Опубликовано: 01.01.1971
Автор: Иностранец
МПК: G06F 7/04
Метки: логическая, порогом12, регулируемым, схема
...элемента И 12, один из входов которого соединен с входом 1 матрицы, а второй вход - с выходной ш 1 иной той же страки через инвертор 13.Другая вспомогательная цепь (см. фиг, 4) состоит из элемента И 14, каждый вход которого соединен с входом одного из инверторов 11, принадлежащих цепям блокировки одной и той же строки матрицы.Логическая схема с переменным порогом работает следующим образом,Р е ж и м 1. Если два входа 1 а и 1 в возбуждены, а так же возбуждены три пороговых входа 2 а, 2 в и 2 с, то цепи блокировки 3 а и 3 в ограничат прохождение входных сигналов с возбужденных входов 1 а, 1 в, 2 а, 2 в на элементы 4 и 5. Когда входы элемента И 9 возбуждены, то возбуждается вход инвертора И, а общий вход элементов И 8 и 10, связанный с...
Система контроля логических схем
Номер патента: 710045
Опубликовано: 15.01.1980
Авторы: Киселюс, Мецаев, Стаскявичюс
МПК: G06F 11/00
Метки: логических, схем
...уровней сигналов подсоединен к входу уп" равляющей вычислительной машины, причем вход дешифратора подключен к выходу первого регистра, а выход - к одному иэ входов второго регистра и к третьему входу блока считывания.На чертеже изображена блок-схема системы, содержащая преобразователи 1 уровней сигналов, блок управления 2, регистр 3, дешифратор 4, блок считывания 5, регистр б , коммутатор 7, блок компараторов 8, блок анализа 9, вычислительную машину (ВМ) 10 и контролируемую логическую схему 11. Система работает следующим образом. По командезаписьсодержимое сумматора ВМ 10 с номером входного вывода и кодом логического значения, подаваемым на этот вход, записывается в регистр 3. После дешифратора 4 логическое значение...
Логическая схема «и—неи»
Номер патента: 262952
Опубликовано: 01.01.1970
МПК: H03K 19/08
Метки: «и—неи», логическая, схема
...13 подсоединен ко входу 15 источника смещения.Тактовые импульсы (фиг. 3) имеют симмет 0 ричную прямоугольную, форму со сосважностью, равной 2. Импульсы питания соседнихлогических схем сдвинуты один относительнодругого на четверть периода,Если во время действия положительного им 5 пульса, генератора импульсов (ГИ) па одномили нескольких входах элемента 1 действуетзапрещающий низкий уровень потенциала%рею алие/Р оставитель Г. С. Колото Редактор Т. 3, Орловск Техред А. А. КамышникоКорректор С, М. Сигал иг. 3 пография, пр. Сапунова,циала, а в элементе 2 - через разделительный конденсатор 12 в базу транзистора 14. Ток, те. кущий к базе транзистора 14, открывает его, и на коллекторе транзистора устанавливается низкий уровень потенциала...
Предыдущий патент: Оперативное запоминающее устройство
Следующий патент: Однотактный одноразрядный сумматор на феррит-транзисторных ячейках
Случайный патент: Установка для испытания плоских образцов на изгиб