Логическое устройство

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН П 9) 01) Ы 4 Наз к ВТуць,рИЗОБРЕТЕНИЯ 1:,. цЕТЕЛЬСТВУС; ОПИСАНИ К АВТОРСКОМУ и полупровод" татей. / Под .А.федотова", 1979, вып, 4,ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Московский ордена ТрудовогоКрасного Знамени инженерно-физичекий институт(57) Изобретение относится к импульсной технике и предназначено для использования в интегральных логических микросхемах цифровых ЗВМ и устройств автоматики, Целью изобретенияявляется увеличение быстродействияи повышение надежности устройства.Устройство содержит резисторы 1-3,многоэмиттерный транзистор 4, информационный, вход 5 устройства, транзисторы 6 и 9, выход 7 устройства,шину 8 питания, управляющий вход 1 Оустройства. Поставленная цель достигастся новыми связями между схемными элементами, а также отказом оттиристорной структуры, что позволяетувеличить быстродействие в 1,5-1,8раза и повысить нагрузочную способность устройства в 2-2,6 раза. 1 ил,Такйм образом, при подаче на вход 10 уровня логической единицы Ч на выходе элемента реализуется логическая Аункция а И-НЕ, где ш - число змиттеров транзистора 4.При подаче уровня логического нуля на вход 10 транзистор 4 запирается при любых комбинациях потенциалов 55 1 12626Изобретение относится к импульсной технике и предназначено для использования в интегральных логических микросхемах циЬровых ЭВМ и устройств автоматики. 5Целью изобретения является увеличение быстродействия и повышение надежности за счет упрощения,На чертеже изображена принципиальная схема предложенного устройства.Логическое устройство содержиттри резистора 1-3, эмиттеры многоэмиттерного транзистора 4 соединеныс информационными входами 5 устройства, коллектор соединен с базойвторого транзистора 6, коллектор которого соединен с выходом 7 устройства и через третий резистор 3 с шиной 8 питания, а эмиттер - с общей 2 Ошиной, база многоэмиттерного транзистора 4 через первый резистор 1соединена с шиной 8 питания, базапервого транзистора 9 соединена сколлектором второго транзистора 6, 25коллектор - с коллектором многоэлементного транзистора 4, и через второй резистор 2 с шиной 8 питания.а эмиттер - с базой многоэмиттерного транзистора 4 и с управляющим 30входом 10 устройства.Логическое устройство работает следующим образом,При подаче на управляющий вход 10и все входы 5 уровней логической единицы ток, протекающий через резистор1, поступает в ба.зу транзистора 6.Транзистор 6 отпирается и на выходе7 устройства устанавливается уровеньологического нуля Ч . При подаче на 4 Овход 10 уровня логической единицы, ахотя бы на один из входов 5 уровоня логического нуля Ч , транзистор 4насыщается и напряжение на базе транзистора 6 падает до величины Ч =Ч+6+Ч , где Ч - напряжение между колКЪ 4 КЭ 4лектором и эмиттером транзистора 4.Транзистор б запирается и на выходе7 устройства устанавливается уровеньлогической единицы Ч1 93 1на входах 5. При наличии уровня логической единицы на выходе 7 устройства транзистор 9 отпирается и на базе транзистора 6 поддерживаетсяопотенциал Ч =Ч +Ч где Ч - наЕ К 9 . КЧ пряжение между коллектором и эмиттером открытого транзистора 9. Транзистор 6 поддерживается в запертом состоянии и на выходе 7 устройства удерживается уровень логической еди 1ницы ЧПри наличии уровня логического нуля Ч на выходе 7 устройства транзистор 9 заперт, в базу транзистора 6 через резистор 2 втекает ток, поддерживая транзистор 6 в открытом состоянии. На выходе 7 устройства удерживается уровень логического нуля ЧТаким образом, предложенное устройство позволяет записывать при подаче на вход 1 О уровня логической единицы инвертированное логическое произведение состояний на входах 5 и сохранить его при подаче на вход 1 О уровня логического нуля, выполняя Функцию П-триггера с логикой ИНЕ иа входе, При удержании потенциала логической единицы на входе 10 или, если этот вход не подключен больше ни к каким источникам, предлагаемое устройство Аункционирует как быстродействующий логический элемент И-НЕ и может быть использовано в любых микросхемах комбинационного типа.Формула изобретенияЛогическое устройство, содержащее многоэмиттериый транзистор, эмиттеры которого подключены к информационным входам устройства, а база через первый резистор соединена с шиной питания, первый транзистор, эмиттер которого соединен с управляющим входом, коллектор - с базой второго транзистора и через второй резистор с шиной питания, а база - с коллектором второго транзистора, выходом и через третий резистор с шиной питания, эмиттер второго транзистора подключен к общей шине, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, и повышения надежности за счет упрощения, эмиттер первого транзистора соединен с базой многоэмиттерного транзистора, коллектор которого подключен к базе второго транзистора.