Устройство для измерения отклонения частоты от заданного значения

Номер патента: 1023249

Опубликовано: 15.06.1983

Авторы: Геншафт, Калабердин, Кузьмин, Покидышев

МПК: G01R 27/00

Метки: резонансных, фильтров, частот, электромеханических, эмф

...усилителя,выход счетного триггера подключен к входу тактового генератора, а выход сумматора соединен с входом генератора.На чертеже представлена структурная схема устройства для измерения резонансных частот ЭМФ.Устройство состоит из генератора 1, электронно-счетного частотомера 2, линейного ключа 3, тактового генератора 4, электромагнитного датчика 5 с измеряемым ЭМФ б, линейного ключа 7, широкополосного усилителя 8, осциллографа 9, амплитудного детектора 10, счетного триггера 11, сумматора 12, блока 13 памяти; порогового блока 14, двухканального коммутатора 15, интегратора 16, порогового блока 17, двухканального коммутатора 18, блокапамяти 19 и дифференциального усилителя 20,Устройство работает следующим образом,Напряжение...

Номер патента: 1543494

Опубликовано: 15.02.1990

Авторы: Гаршина, Кручинин, Сысоев, Уляшев

МПК: H02J 1/02

Метки: настройки, резонансного, силового, фильтра, частоты

...путем и при ется неизменной);Г , ) /1 ; - относительная тройка частоты по отноше к резонансной частоте ко 1 Я - добляе ним Б= (й,рас нию тур. Ма выходе блока Фильтров высшихгармоник 6 Формируются сигналы (число оигналов определяется числом учитываемых гармоник), пропорциональныедействующим значениям высших гармоник(1,1 ) тока преобразователя,Йа входе фильтра 7 основной частоты формируется аналоговый сигнал,пропорциональный действующему значению напряжения основной частотыМв ,) на конденсаторах фильтра.На выходе фильтра 8 основной частоты формируется аналоговый сигнал,пропорциональный действующему значению напряжения (11 ) основной частоты на шинах сети,Полученные в блоках 5,6,7 и 8 аналоговые сигналы поступают на соответствующие...

Номер патента: 463115

Опубликовано: 05.03.1975

Авторы: Кондрашов, Лохматый-Будовский, Росланас

МПК: G06F 17/17, H03H 17/00

Метки: низких, фильтр, цифровой, частот

...сдвинутого на й разрядов вправо. Выходы элемента 2 и схемы 4 через схему ИЛИ 6 подсоединены к одному из входов сумматора 7. Выход с матора подключен ко второму элементу держки 8, выход 9 полной задержки котор подключен ко второму входу сумматора 7.Промежуточный выход 10 второго элемента задержки подкл 1 очен и инверсному входу схемы Запрет 2. включенной в цепь обратной 5 связи, В качестве выхода фильтра используется выход 9 элемснта задержки 8,Работает ф 11 льтр следующим образом.До поступления и-ного сигнала квантования содержимое фильтра циркулирует через сумматор 7 и второй элемент задержки 8. Прн поступлении сигнала квантования в сумматоре вычитается взятое с промежуточного выхода 10 элемента задержки 8, а следовательно, сдвинутое...

Номер патента: 1078645

Опубликовано: 07.03.1984

Авторы: Имайкин, Никитин, Шаров

МПК: H04B 17/00

Метки: анализа, связи, частот

...преобразования и усиления промежуточной частоты, блок управления, первый выход которого соединен с вторым входом антенного коммутатора,второй выход - с входом гетеродина,третий выход - с вторым входом интегратора, а четвертый выход - с вторым входом блока памяти, введеныпоследовательно соединенные пороговый блок, блок управления коэффициентом передачи тракта усилениярадиочастоты и блок сравнения, причем вход поорогового блока соединенс вторым выходом блока памяти, второй вход блока управления коэффициентом передачи тракта усилениярадиочастоты соединен с пятым выходом блока управления, а второйвыход соединен с третьим входомблока усиления радиочастоты, второйвход блока сравнения соединен с третьим выходом блока памяти, а выходсоединен с...

Номер патента: 1718184

Опубликовано: 07.03.1992

Авторы: Ерошенко, Шахназаров

МПК: G05B 19/18

Метки: входов, контроллера, опроса, программируемого

...соединен с выходом первого блока памяти данных, второй блок памяти данных, адресные входы которого соединены с соответствующими входами первого блока памяти данных и соответствующими адресными входами мультиплексора и подключены к соответствующим адресным выходам программируемого контроллера, второй запоминающий элемент, информационный вход которого соединен с выходом второго блока памяти данных, первый выход синхронизации программируемого контроллера подключен к входам выборки первого и второго блоков памяти данных, второй выход синхронизации соединен с входом записи первого и второго запоминающих элементов, а третий выход синхронизации подключен к входу управления записью-считыванием первого блока памяти данных, содержит элемент...