Универсальная логическая ячейка

Номер патента: 1338056

Опубликовано: 15.09.1987

Автор: Турченков

МПК: H03K 19/21

Метки: равнозначности, элемент

...диодов 3. Если эти токи не равны, то включают резисторы 4, через которые утекает разность указанных токов. В связи с этим тран зисторы 6,12,13 и 16 заперты, и выходное напряжение на выходе 17 равно нулю. При наличии ца входах 1.1-1.3 всех напряжений положительной полярности ца аноде диода 5 формируется напряжение положитл цй попярцсти,от источника 8 через резистор 7 ца резисторе 11 также напряжение 1 о.ожительцой полярц, которое через резистор 11 цасыщ,егр;и 01 стор 12. Однако ток чер 1 резистор 14 отсутствует, так как эмиттерцо-базовый переход транзистора Ь смещен в обратном относительно его проводимости направлении. При этом на выходе 17 формируется через открытый диод 1 положительньй потенциал, указывающий, что на входах 1.1 - 1.3...

Номер патента: 327477

Опубликовано: 01.01.1972

Авторы: Всесоюзный, Маз, Маркшейдерского, Янковский

МПК: G06F 7/50

Метки: 327477

...триггер 16 для подкгпочецця четвертого разряда сумматора ца триггере 17 и устройства для регистрации переполцецця ца триггере 18, схему ьычитация удвоенного зцасция старшего разряда из младшего, содержагцую кл;очи обратного кода 19 - 21, соедицециые сэ входамц триггеров младшего разряда и линию задержки 22, схему переноса восьмерцчцой еди шцы, состоящую цз лицин задержки 23, ключа 24, открытого ппц отсутствии переполцсцця в младшем двоичцо-десятичцом разряде, и ключей прямого кода 25 - 27 для восстановления числа в младшем разряде, линии зедержки 28, соединенной с шиной переноса восьмеричной единицы из старшего разряда в младший, а также элемент времеццой задержки 29 для оОгцсствлеиия повторцого цикла преобразования и ключ 80, открытьш...

Номер патента: 826566

Опубликовано: 30.04.1981

Авторы: Рыжик, Турчанинов, Федоров

МПК: H03K 19/21

Метки: логический, равнозначности, элемент

...2, 4 первойи второй групп первого ключа соединены со.ответственно с клеммами логической "1" илопиеского "0 элемента (с положительным3полюсом источника питания и корпусом), авторые подвижные контакты 3, 5.первой, ивторой групп соединены с первыми подвиж.ными контактами 4, 2 второй и первой груть.пы соответственно, первый неподвижный контакт 6 первого ключа 1 соединен с первымподвижным контактом 9 второго ключа 8,второй подвижный контакт 10 которого сое.динен со вторым неподвижным контактом 7первого ключа 1, неподвижный контакт 11 второго ключа 8 соединен с выходом элемента,Работа элемента происходит следующимобразом.При установке обоих ключей 1, 8 в рав.нозначные (верхнее или нижнае) положениясоздается электрическая цепь,...

Номер патента: 1711326

Опубликовано: 07.02.1992

Автор: Турченков

МПК: H03K 19/21

Метки: равнозначности, элемент

...разные полярности, то хотя бы одиниэ входных транзисторов 3 - 13 - и, 41 4-п данного типа проводимости заперт поэтому выходное напряжение также1равно нулю,В тех случаях, когда на все входы пришло напряжение положительной полярности, отпираются транзисторы 3-. 13-п,вследствие чего через резистор 9 отпирается транзистор 11 и через резистор 13 отпирается транзистор 14, и на выходе 16формируется напряжение Овцх. сигнализирующее о том, что на всех входах элементаравнозначности имеют место напряженияодной полярности.В тех случаях, когда на всех входах 111-п пришли отрицательные напряжения, отпираются входные транзисторы4-14-п, вследствие чего отпираетсятранзистор 12 и йа выходе 16 также форми. руется напряжение положительной полярности,...

Номер патента: 1838884

Опубликовано: 30.08.1993

Авторы: Горляковский, Крутов, Тримайлов

МПК: H04L 27/22

Метки: второго, демодулятор, модуляции, первого, порядка, сигналов, фазоразностной, цифровой

...6 и фазоцифровой дискриминатор 7,Текущие значения фазы сигнала с выхода фазоцифрового преобразователя 3 поступают на одни входы первого и второго компенсирующего сумматора 8 и 12, На другие входы компенсирующего сумматора 8 и входы умножителя 11 на два поступает корректирующий код, вырабатываемый в кольце фазовой автоподстройки, С выхода умножителя 11 на два удвоенная величина корректирующего кода поступает на сооответствующие входы второго компенсирующего сумматора 12.Такое подключение сумматоров 8 и 12 к выходам усреднителя 6 приводит к тому, что значение корректирующего кода, суммирующееся с текущим значением фазы сигнала во втором компенсирующем сумматоре 12, будет в два раза больше, чем значение корректирующего кода,...