Устройство управления процессора

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) П ) 068 55 6 06 )- 9/ ГОСУДАР СТВ Е ННЫ Й КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР рргРР 1 юп 1 Я Ц ОПИСАНИЕ ИЗОБРЕТ К АВТОРСКО ТЕЛЬ 4(57) Изобретение относится к вычислительной технике и предназначено для использования в процессорах универсальных и специализированных ЭВМ, Цель изобретения - повышение быстродействия - достигается благодаря наличию в составе устройства блока управления выборкой команд, блока предварительной обработки команды, блока регистров модификации адреса, блока нулевого модификатора, блока прерывания, блока суммирования адреса, регистра с маскированием по выдаче, блока прерывания по командным тегам, блока хранения адреса и блока регистровой памяти, 13 ил. Бюл. М 30т точной механики и вычислиики им, С,А,Лебедевакин, И.Н.Кузнецов и Л.М.Фила 8,8)ское описание МВК "Эльбруцессор СВС. Устройство у Изобретение относится к вычислительной технике, в частности к устройству управления процессора, и может быть использовано при построении процессора электронной вычислительной машины,Целью изобретения являеется повышение быстродействия устройства управления процессора.На фиг.1 представлена блок-схема устройства управления процессора; на фиг,2 - схема блока нулевого модификатора; на фиг.3 - схема регистра с маскированием по выдаче; на фиг,4 - схема блока прерывания по командным тегам; на фиг.5, 6 - схема блока управления выборкой команд; на фиг.7, 8 - схема блока предварительной обработки команды; на фиг,9 - схема блока регистров модификации адреса; на фиг,10 - схема блока прерывания; на фиг.11 - схема блока суммирования адреса; на фиг.12 - схема блока хранения адреса; на фиг,13 - схема блока регистровой пэмвти. ботки команды, блок 3 регистров модификации адреса, блок 4 нулевого модификатора, блок 5 прерываний, блок 6 суммирования адреса, регистр 7 с маскированием по выдаче, блок 8 прерываний по командным тегам, блок 9 хранения адреса, блок 10 регистровой памяти, первый 11 информационно-управляющий вход-выход устройства, включающий вход 11-1 стробэ приема адресов слов, вход 11-2 готовности команды, выход 11-3 адреса команды, выход 11-4 признака правой команды. выход 11-5 номера регистра, вход 12 команды устройства, вход 13 данных для регистров модификации адреса устройства, второй 14 информационно-управляющий вход-выход устройства, включающий вход 14.1 признака защиты, выход 14-2 данных для регистра прерывания, выход 15 дополнительных причин пре(с, 4 О(21) 4629001 (22) 04.11.88 (46) 15.08.91 (71) Институ тельной техн (72) М.В,Тяп това(53) 681.3(08 (56) Техниче 2".Спецпро равления.Техничес (54) УСТРОЙ СОРА кое описание И Б 13,055.006.101,СТВО УПРАВЛЕНИЯ ПРОЦЕСУстройство управления процессора .1) содержит блок 1 управления выбор- команд, блок 2 предварительной обраСцепка компонентных считывания и записи выполняется за время 2 Т 4 Т = ВТ (тактов).Формула изобретения Устройство управления процессора, содержащее блок управления выборкой команд, блок предварительной обработки команды, блок регистров модификации адреса, блок прерываний, блок суммирования адреса, блок хранения адреса, блок регистровой памяти, вход строба приема адресов слов, вход готовности команды, выход адреса команды, выход признака правой команды, выход номера регистра блока упоавления выборкой команд подключен соответственно к одноименным входам и выходам устройства, вход признаков прерывания и вход адреса возврата блока управления выборкой команд соединены соответственно с первым и вторым информационными выходами блока ре истров модификации адреса, вход разрешения приема команды, вход строба приема на счетчик адресов слов и выход строба приема на регистр команды блока управления выборкой команд соединены соответственно с одноименными выходами и входом блока предварительной обработки команды, вход исполнительного адреса счетчйка адресов слов и вход готовности регистра команды блока управления выборкой команд соеди нены соответственно с первым выходом исполнительного адре а блока суммирования. адреса и внходом готовности регистра сманды блока прерываний, вход команды блока предварительной обработки команды соединен с входом команды устройства, вход признака нулевого содержимого модификатора, выход данных для дешифратора стробов приема, выход данных для дешифратора стробов выдачи и выход данных для дешифратора канала приема на модификаторы блока предварительной обработки команды подключены соответственно к третьему информационному выходу, первому, второму и третьему входам задания режимов блока регистров модификации адреса, выход строба управления адресным смещением команды и выход строба приращения сумматора адреса блока предварительной обработки команды подключены соответственчо к одноименным входам блока суммирования адреса, вход готовности регистра команды, вход временных сигналов прерывания, выход сигнала сборки запрещенных команд, выход четной свертки команды блока предварительной обработки команды подключены соответственно к одноименным выходам и входам блока прерывания, выход кодовых оазрядов регистра 5 10 15 20 25 ЗО 35 10 45 50 55 команды и выход строба приема на регистр результата блока предварительной обработки команды подключены соответственно к первым информационному и управляющему входам блока хранения адреса, выход адресного смещения команды блока предварительной обработки команды соединен с первым входом данных блока суммирования адреса, первый информационный вход блока регистров модификации адреса соединен с входом данных для регистров модификации адреса устройства, второй информационный вход, четвертый и пятый информационные выходы блока реп сгров модификации адреса соединены соответственно с вторым выходом исполнительного адреса блока суммирования адреса, вторым информационным входом блока хранения адреса и вторым входом данных блока суммирования адреса, вход признака защиты и выход данных для регистра прерываний блока прерывания подключены соответственно к одноименным входу и выходу устройства, выход сигнала отсутствия прерывания по защите блока прерывания соединен с вторым управляющим входом блока хранения адреса, третий выход исполнительного адрсса блока суммирования адреса соединен с третьим информацион. ным входом бл.ка ранния адреса, первый выход данных и ьыход сроба приема адреса ззиси которого гсдк юцены сооественно к входу даннь,х и вход,:,.писи блока регистровой памчги, :тоой нь,ход гчных блока хранения адреса соедини с первым выходом адреса устрс ства, выход бл ока регистровой памяти соединен с вторым выхо дол адреса устройства, о т л и ч а ю щ е ес я тем, чго с целью повышения быстродеи ствия, очо дополнитечьно содержич блок нулевого модификатора регистр с максированием по выдаче и блок прерываний по ко ландны л гегам, а блок нулевого модификатора содержит с,етчик и уел анализа нулей и единиц, регистр с мас:ирова и:м о выдаче содержит ре и"тр и группу элементов И, блок прерываний о командным тегам содержит сум,. ч, . по модулю два, трипрный узел и кол;,ттор, причем третий информационныи вход и шестой информационный выход блока реги тров модификации адреса соединены, сответственно, с информационньпли выходом и входом счетчика, выход которого дополнительно подклю ен информационному входу узла анализа нулей и единиц, информационный аыхоч которого и вход управления режимом счетчика подключены соответственно к вход признаков нулей и единиц и выходу упрзгл юя счетчиком бло 22211670686ка предварительной обработки команды, внход признака нуля узла анализа нулей и единиц подключен к одноименному входу блока управления выборкой команд, информационный вход и вход записи регистра соединены соответственно с седьмым информационным и управляющим выходами блока оегистров модификации адреса, выход регистра подключен к первым входам элементов И группы и четвертому информационному входу блока регистров модификации адреса, вторые входы элементов И группы подключены к выходу строба маскирования по выдаче блока предварительной обработки команды. выходы элементов И группы подключены к третьему входу данных блока суммирования адреса, выход строба приема на счетчик адресов слов блока управления выборкой команд подключен к входу установки триггерного узла, вход запрещения сброса которого соедин к с одноименным выходом блока предварительной обработки команды, выход триггерного узла соединен с управляющим входом коммутатора, входы сумматора по модулю дра соединены с информационными входами коммутатора, выход сумматора по модулю два и первый выход коммутатора подключены соответственно к выходам разрядов тегз команды блока предварительной обрабгки команды, к входу признака четной свертки тега и входу признака некомандного тега блока прерывания, второй и третий выходы коммутатора образуют выход дополнитель ныл причин прерывания устройства, входпризнака установки группового режима блока управления выборкой команд соединен с одноименным выходом блока предварительной обработки команды, выход 10 разрешения вычитания единицы из нулевого модификатора и выход строба запуска команды в групповом режиме блока управления выборкой команд соединены соответственно с одноименными входами блока 15 предварительной обработки команды, входсостояния триггера вычитания единицы из нулевого модификатора, выход признака вычитания единицы из нулевого модификатора и выход дан ных для дешифратора канала приема 20 на регистр результата блока предварительнойобработки команды соединены соответственно с одноименными выходом и входами блока хранения адреса, выход строба управления слагаемым из регистра с маскированием по выдаче 25 блошка предварительной обработки команды соединен с одноименным входом блока суммирования адреса, восьмой информационный выход блока регистров модификации адреса соединен с четвертым информационным вхо- ГО дом блока хранения адреса.1670686Составитель Ю.Ланцов едактор Т,Лазоренко Техред М,Моргентал Корректор М.Максимиши каз 2752 Тираж 382 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб., 4/5роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10рыввния устройства, первый 16 и второй 17 выходы адреса устройства, вход 18 исполнительного адреса счетчика адресов слов, информационно-управляющий вход-выход 19 блока управления выборкой команд, включающий вход 19-1 строба приема адресов слов, вход 19-2 готовности команды, выход 19-3 адреса команды, выход 19-4 признака правой команды, выход 19-5 номера регистра, информационно-адресный вход 20 блока управления выборкой команд, включающий вход 20-1 признаков прерывания и вход 20-2 адреса возврата, управляющий вход-выход 21 блока управления выборкой команд, включающий вход 21-1 признака установки группового режима, вход 21-2 разрешения приема команды, вход 21 - 3 строба приема на счетчик адресов слов, выход 21 - 4 строба приема на регистр команды, вход 22 признака нуля в нулевом модификаторе и информационно-управляющий выход 23 блока управления выборкой команд, включающий выход 23-1 разрешения вычитания единицы из нулевого модификатора и выход 23-2 строба запуска команды в групповом режиме, вход 24 готовности регистра команды и выход 25 строба приема на счетчик адресов слов блока управления выборкой команд, информационно-управляющий вход 26 блока пред варительной обработки команды, включающий вход 26 - 1 разрешения вычитания единицы из нулевого модификатора и вход 26-2 строба запуска команды в групповом режиме, первый 27 управляющий вход-выход блока предварительной обработки команды, включающий вход 27-1 строба приема на регистр команды, выход 27 - 2 признака установки группового режима, выход 27-3 разрешения приема команды, выход 27 - 4 строба приема на счетчик адресов слов, вход 28 команды и второй 29 информационно-управляющий вход-выход блока предварительной обработки команды, включаюший вход 29-1 состояния триггера вычитания единицы на уровне регистра результата, выход 29 - 2 признака вычитания единицы из нулевого модификатора и выход 29-3 данных для дешифратора канала приема на регистр результата, третий 30 информационно-управляющий вход-выход блока предварительной обработки команды, включающий вход 30 - 1 признаков нулей и единиц и выход 30 - 2 управления режимом счетчика, первый 31 информационно-управляющий вход-выход блока предварительной обработки команды, включающий вход 31-1 признака нулевого содержимого модификатора, выход 31-2 данных для дешифратора стробов приема, выход 31 - Э данных 5 10 15 20 25 30 35 40 45 50 55 для дешифратора стробов выдачи и выход 31-4 данных для дешифратора канала приема на модификаторы, выход 32 строба маскирования по выдаче и информационноуправляющий выход 33 блока предварительной обработки команды, включающий выход 33 - 1 кодовых разрядов регистра команды и выход 33 - 2 строба приема на регистр результата, выход 34 адресного смещения команды, выход 35 строба управления слагаемым из регистра с маскированием по выдаче и первый 36 управляющий выход блока предварительной обработки команды, включающий выход 36-1 строба управления адресным смещением команды и выход 36 - 2 строба приращения сумматора адреса, второй управляющий вход-выход 37 блока предварительной обработки команды, включающий вход 37-1 готовности регистра команды, вход 37-2 временных сигналов прерывания, выход 37-3 сигнала сборки запрещенных команд и выход 37 - 4 четной свертки команды, второй 38 управляющий выход блока предварительной обработки команды, включающий выход 38-1 разрядов тега команды и выход 38-2 запрещения сброса, псрвый информационно-управляющий вход-выход 39 блока регистров модификации адреса, включающий первый 39 - 1, второй 39- 2 и третий 39-3 входы задания режимов и третий информационный выход 39-4, информационно-адресный выход 40 блока регистров модификации адреса, включающий первый 40 - 1 и второй 40-2 информационные выходы, первыи 41, второй 42 информационные входы и информационный вход-выход 43 блока регистров модификации адреса, включающий третий 43 - 1 информационный вход и шестой 43 - 2 информационный выход, второй 44 информационно-упраьляющий вход-выход блока регистров модификации адреса, включающий четвертый 44- 1 информационный вход, седьмой 44-2 информационный выход и второй 44- 3, пранляющий выход, восьмой 45 четвертый лб и лягый 47 информационные выходы блока регистров модификации адреса, информационный 48 вход-выход блока нулевого модификатора, включающий вход 48 - 1 данных в нулевой модификатор и выход 48 - 2 данных из нулевого модификатора, информационно-управляющий 49 вход-выход блока нулевого модификатора, включающий вход 49-1 управления режимом счетчика и выход 49-2 признаков нулей и единиц, выход 5 Р признака нуля в нулевом модификаторе блока нулевого модификатора, выход 51 гото ности регистра команды и управляющий 52 вход-выход блока прерывания, включающий ьход 52-1 признака чет 1670686ной свертки команды. вход 52-2 сигнала сборки запрещенных команд, выход 52-3 готовности регистра команды и выход 52-4 временных сигналов прерывания, выход 53 сигнала отсу, твия прерывания по защите 5 и информационный вход 54 блока прерывания, включающий вход 54-1 признака четной свертки егэ и вход 54-2 признака некомандного тегд, информационно-управляющий вход выход 55 блока прерыванич, 1 О включающий ехай 55-1 признака зашиты и выход 55-2 данных для регистра прерываний, управляющий 56 вход блока суммирования адресе, включающий вход 56-1 строба управления адресным смещением 15 команды и вход 56-2 строба приращения сумматора адреса, еход 57 строба управления слагаемым из регистра с маскированием по выдаче блока суммирования адреса, первый 58, второй 59 и трегий 60 входы 20 данных, второй 61, третий 62 и первый 63 выходы исполнительного адреса блока сум. мирования адреса, вход 64 строба с маскированием по выдаче и информационноуправляющий 65 вход-выход регистра с мд 25 скированием по выдаче, включающий вход 65-1 данных для регистра с л 1 аскироеанием по выдаче, вход 65- 2 сроба и риемд е регистр с маскироьал ием по выдаче. пеоеый 65-3 выход данных из регистра с мдскиро ванием по выдаче втооой бб выход данных из регистра с маски званием по выдаче, вход 67 строба прпемд на счетчик адресов слов и информацион; ый выход 68 блока прерываний по командным тегам, включаю щий выход 68-1 признака чсной свергки тега и выход 68-2 признакэ некоманднпго тега, управляющий вход 69 блока прерываний по коланцным тегам включающий вход 691 разрядов тегд команды и вход 69-2 т 0 запрещения сбросд, выход 70 причин прерываний по командным тггам блока прерываний по командным те: ам второй управляющий вход 71, третий 72, второи 73 и четвертый 74 инф эрл 1:. ционные входы 45 блока хранения адрес информационноуправляющий вход 75 блока хранения адре са, включающими 1 ероыи упрдвляющии 75и первый информационный 75-2 ьходы, информационно-управляющий вход-выход 76 50 блока хране 1 ия адреса, включающий вход 76-1 данных для дешифрдтора канала приела на регистр результата, вход 76-2 признака вычитания единицы из нулевого модификатора, выход 76-3 состояния триг гера вычитания единицы на уровне регистра результата, информационно-управляющий выход блока хранения адреса, включающий первый выход 77-1 данных и выход 77-2 строба приема адреса запи" и, второй выход 78 данных блока хранения адреса, информационно-упрдвлчюшии нход 79 блока регистровой памчти, включающий вход 79-1 данных с регистра результата и вход 79-2 строба приемд адреса записи, выход 80 бло. ка регистровой памяти,Блок 4 нулевого модификдора (фиг,2) содержит счечик 81 нулевого лодификаторд и узел 82 анализа на нули и единицы, соержащий элементы И 83 1-83.13, 84,1- 84 2, 85-93 Счетчик 81 содержит элементы И. счетчики 94.1 94.7, повторители-инеерторы 95,1 95 4 и инверторы 96.1-96 3, входы 97 1.1-97,1.7, 97,2.1. 97.2,7Регистр 7 с маскированием по выдаче (фиг 3) содержит регистр 98 с маскированием по выдаче и группу элел 1 ентов И 99 1- о 9 27Ьлок 8 прерывании по комдндным тегам (фиг 4) содержит сумматор 100 по модулю деа триггерный узел 101 и кол 1 мутатор 102, триггерный узел 101 выполнен на элементе И -2 И - ИЛИ 103- 1 и ЯЯ-триггере 104.Коммутатор 102 содержит элемент 2- 2 И ИЛИ 103 - 2. элементы И 105-1, 105 - 2 и повторитель-инвертор 106.Блок управления выборкой команд (иг 5. 6) содержит инвертор 107, повториель-инее ртор 108 элемент М -НЕ 109, сел.кторы 110 112 данных для установки соответственно триггеров правой команды, правого группового режима и левого группоого режима, повторитель-инвертор 113, триггеры 114- 116 соответственно правой команды (ПРАВК), правого группового режима ПГ и левого группового режима (ЛГ), селекторы 117.1-117.27 данных для счетчика адресов командных слов (СЧА), элемент И 2 И ИЛИ 118 для выработки разрешения вычигдния единицы иэ содержил 1 ого МО ,МГМГР), элемент И -НЕ 119, счетчик 120 С 1 А элемент И 121, элементы И 122,1 - 122 8 выработки стробов приема е регистры 1;Г" Гзрегистры 123 1 123 Я буфера ддре.л. слов ВАСОсхему 124 совпадения, поеторител, 125 элемент ИЛИ 126, шифратор 127, повторитель-инвертор 128 элемент ЛИ 129, элемент И НЕ 130, повторительинлертор 131, селекторы 132.1 132.3 данных регистр 133 сдвига. элементы 2 И-ИЛИ 134 и 135. счетчик 136 количества занятых регистров буфера команд регистры 137.в 137 4 элементы И 138.1-138 4 мультиплекс,р, 39 1 39 4, инеерторы 140.1" 140,3, э ел е ты И НЕ 141, селекторы 142.1 - 142.3, 113 144 145,1 - 1453, элемент И 146, элем-. т ИИ ИЛИ 147, счетчик 148 записи ко 1 анд, элементы ИЛИ 149, 150, элемент л НЕ 151 элемент И 152, дешифратор 153номера ьь ход 151 ыементд 126, 1670686соединенный с входом 154 элемента 129, шину 155 с выхода элемента 127, соединенную с входами элементов 145.1 - 145.3, шину 156 выходов элемента 153, соединенную с шиной входов 156 элементов 122,1 -122,8, выход 157 элемента 121, соединенный с входом 157 элемента 130, шину 158 выходов элемента 151, соединенную с шиной 158 входов элемента 110, выход 159 элемента 115, соединенный с входом 159 элемента 143.Блок предварительной обработки команды (фиг,7, 8) содержит регистр 160 кода команды, дешифраторы 161-163 кодов операций, селектор 164 кодов операций записи в модификаторы, селектор 165 кодов операций считывания, селектор 166 кодов операций прямого и обратного вычитаний модификаторов, селектор 167 кодов запрещенных команд, селектор 168 кодов реальных команд, селектор 169 кодов операций установки модификаторов из арифметического устройства АУ, селектор 170 кодов операций передачи управления, селектор 171 стробов приема на СЧА в операциях передачи управления, селектор 172 кодов операций записи, селектор 173 кодов операций прямого, обратного вычитаний модифи катаров и операции цикла, повторитель 174 кода компонентных операций, элемент И - НЕ 175 селектор 176 предваоительных стробов приема на регистр результата (РР), селекгор 177;,тробов прлема на специ льные модификаторы в операциях обращения к специальным модификаторам. элемент И 178 формирования кода операции возврата из прерывания ВД) селектор 179 данных для установки триггера изменения команды ТИК), элемент И 180, триггер 18) изменения команды ТИК, элемент ИЛИ 182, элемент И - 2 И - ИЛ И 183 выработки данных для триггера занятости регистра команды ТЗРК, элемент И 184 триггер 185 занятости оегистрэ команды, элементы 2 И - 2 И - ИЛИ 186,1 - 186.7, 187,1-187 7, триггер 188 временн зй цепочки регистра команды, регистр 189 тегов и контрольного разряда регистра команды, регистр 190 адресных разрядов регистра команды, регистр 191 моди рика- торных разрядов регистра команды, повторители-ин верторы 192.1-192,20, схема 193 свертки кода по модулю два, элемент И 194, элементы И 195,1-195,5, 196-202, иняертор 203, элементы И-.2 И-ИЛ И 204.1-204,7 205.1 - 205,7, элементы И 206 - 213, шину 214 выходов регистра 160, соединенную с шиной 214 входов схемы 193 свертки, выход 215 селектора 164, соединенный с входом 215 элементов 206210, выход 216 селектора 172, соединенный с входом 216 злемен 1 а 5 10 15 20 25 30 4 Р 45 50 55 200, выход 217 селектора 165, соединенный с входом 217 элемента И 199, выход 218 элемента 212, соединенный с входом 218 элементов 186,1 - 186.7, 187,1-187.7, выход 219 элемента 197, соединенный с входом 219 элементов 186,1-186,7,Блок регистров модификации адреса (фиг.9) содержит поразрядные селекторы 220 данных, регистры 221,1 - 221,7 специальных модификаторов, регистры 222,1 - 222,8, 223 1-223,7 рабочих модификаторов, причем регистр 222.8 является счетчиком магазина, но может использоваться и как обычный рабочий модификатор, дешифрагоры 224-226, поразрядные мультиплексоры 227 выборки данных из специальных модификаторов, поразрядные муль 1 иплексоры 228 и 229 выборки данных из рабочих модификаторов, дешифратор 230, схему 231 анализа групп разрядов счетчика магазина на единицы, схему 232 анализа групп разрядов счетчика магазина на нули селектора 233, 234 данных и дешифратор 235,Блок прерывания (фиг,10) содержит схему 236 свертки по модулю два, элементы И - 2 И-ИЛИ 237 и 238, элемент 2-2-2-2 ИИЛИ 239, инвертор 240, элементы И 241, 242, три . еры 243 -245 прерываний на уровнях АУ РР и РК, элемент И 246, элемент 2-2 2 2 И - ИЛИ 247, инвер 1 ор 248, рсгистр 249 сдви а;негр-ор 250, элемент И "И - 4 Е 25., эломе. г 2- -2 .2 И.ИЛИ-НБ 252, элоев меи 1 И 253блок су 1 мирс вания адреса (фиг.11) содер+и 1 первый полусуммэтпр 254, шину 255 1 выходов поразрядных полусумм 1-го этажа, шину 255 2 выходов поразрядных переносов 1-го этажа, элементы 2 3 ЗИ ИЛИ 256 1-256,6, фгрмирующие сигналы переносов из пары смежных разрядов, начиная с 1-го, второй полусумматор 257, шину 258,1 выходов попазр-;дных пеоеносов 2-го "тажа, ши у 258.2 выходов поразрядных полусумм "-го этажа, э.-ементы 2-2-2 -2 И-ИЛИ 259 1 -259.: формирующие разо.шеиие пр;.егэ гердносч через пару смежных разрядог, ииная с 3 гл, схему 260 распространения пераносо я каждыи разряд полусумма, схему 261 ривелеии двухрядного кода к однорядномуБлок хранения адреса(фиг.12):одержит поразрядные селекторы 262 дэ ных для ре гистра результата РР, де вифратор 263 номера канала данных, элемент И 264, григгер 265 признака компонент ых операций на уровн ГР, регистр 266 результата РР, регистр 267 кода операции на уровне РР, триггер 268 признака эычитэния единицы из МО на ург"и" РР. дешифраторы 269, 270 кода сперации иа РР, элемен. И 271,Блок регистровой памяти (фиг,13) содержит регистры 272,1-272,8 буфера адресов записи БАЗО. элементы И 273,1-273,8, схему 274 совпадения адресов на РР и в БАЗ 0-7, поразрядные мультиплексоры 275 выдачи старшего регистра БАЗО, счетчик 276 записи. дешифратор 277, В предлагаемом устройстве предполагается единая система синхронизации, Блоки и элементы, использующие синхроимпульсы, имеют входы СИ, изображенные на чертежах.Блок 1 предназначен для выработки на счетчике 120 СЧА и буферизации в буфере 123.1-123,8 адресов командных слов и выдачи адресав буферное устройство связи БУС для подкачки слова иэ оперативной памяти. Кроме того, в буфере команд 137,1 - 137,4 запоминается код номера регистра БАСОдля последующего подключения соответствующего БАСОинформационного регистра в БУС к уровню регистра команды, после чего команда начинает выполняться, Буфер команд БК управляется сдвигателем 133 выборки регистра БК и счетчиком 136 количества заполненных регистров БК как по,приему (через мультиплексоры 139,1 - 139.4), так и по выдаче через селекторы 142.1-142.3, Счетчик 148 записи командслужит для формирования стробов приема в выбранный регистр БАС 0-7, Код номера регистра БАСОс выбранного регистра БК 137,1 - 137.4 выдается в БУС по входу-выходу 19, Схема 124 совпадения адресов на СЧА и в БАСОслужит для организации ассоциативной памяти команд беэ обращения к оперативной памяти.Блок 2 предназначен для приема команды иэ БУС на регистр команды (РК) - регистры 160,189 - 191, дешифрации кода операции и организации сигналов управления операциями, Адресная часть РК по выходу 34 выдается в блок 6 для выработки исполнительного адреса операции. Сигналы управления счетчиком магазина выдаются с элементов 204,1-204.7, 205.1 - 205.7 отдельно от управляющих сигналов работы других модификаторов. Блок 3 предназначен для организации рабочих, - регистры 222.1 в 2.8, 223.1- 223,7,и специальных; регистры 221,1-221,7, модификаторов. Специальные модификаторы используются при прерываниях для установки и упрятывания признаков режимов работы процессора, для фиксации адреса возврата иэ прерывания и других целей, Рабочие модификаторы участвуют в образовании исполнительного адреса. Содержимое рабочего модифика.ора, участвующего в операции, выбранное на селекторе 233, поступает в блок сумматора адреса.Блок 5 предназначен для сборки на элементах 237.-239 различных типов прерыоа 5 ний, установки по ним соответствующихтриггеров 243-245 уровней прерываний: Ауи памяти, уровня РР, уровня РК, а также дляформирования на сдвигателе 249 временных сигналов аппаратных действий по упря.10 тыванию в специальные модификаторырежимов, адреса возврата и т,д,Блок 6 предназначен для образованияисполнительного адреса операций и выдачиего по выходам 61 - 63 соответственно в блоки 39 и 1Блок 9 предназначен для приема операции на уровень регистра результата (РР) -регистры 266, 267, триггеры 265, 268,и выдачи операции далее в БУС на буфер арифме 20 тических команд, а адреса в блок 10 призаписи вместе с кодом операции записи сэлемента 271 по выходу 77, а также выдачиадреса по выходу 78 в БУС на схему управления обращением к памяти за операндом25 при считывании.Блок 10 предназначен для буферизацииадресов записи с уровня РР в буфере адресов записи БАЗО-регистры 272,1-272,8,сравнения адресов на РР и в БАЗОна30 схеме 274 совпадения, аналогичной соответствующему элементу 126 в блоке 1, иорганизации тем самым ассоциативной памяти чисел на "8" регистров без обращенияк оперативной памяти, Адрес с самого ста 35 рого по времени записи БАЗОчерез мультиплексор 275 по выходу 80 выдается в БУСна схему управления записью в оперативную память.При орагнизации режима изменения40 адреса команды исполнительным адресомпредыдущей специальной операции в устройстве управления прототипа сначала надвухвходовом сумматоре адреса происходило сложение кодов адресной части коман 45 ды и исполнительного адреса специальнойкоманды, запомненного на специальном регистре. Результат сложения эацоминался наэтом же специальном регистре-модификаторе, Затем полученная сумма складыва 50 лась с содержимым базового модификатора, участвующего в изменяемой команде, авновь полученная сумма считалась окончательным исполнительным адресом. Такимобразом, начало выполнения собственно55 данной операции удлинялось на время образования первой указаннои суммы, Связано это было с тем, что после образованияпервой суммы необходимо было проверитьрезультат на возможную "магазинность".т.е. код 17(8) в модификлторных разрядахкоманды и нули во всех разрядах первой суммы, так как зто влияло на режим выполнения команды, Как было установлено в эксплуатации, возможное использование "магазинности" команды после ее изменения предыдуьцей командой не применялось, так как приводило к трудностям при программировании Поэтому зто ограничение, т,е, предварительный анализ первой суммы на "магазинность" в режиме изменения команды, в предлагаемом устройстве управления снято, в связи с чем появилась возможность сразу вырабатывать исполнигельный адрес из трех слагаемых, учитывая совместимость с системой команд Э ВМ" БЭСМ-б".На вход 58 первого полусумматора олока б по выходу 24 из блока 2 поступают разряды адресной части регистра команды, на вход 60 по выходной шине 66 блока 7 поступают разряды хранящего регистра с маскированием по выдаче ХРМ, на котором хранится исполнительный адрес предыдущей специальной операции изменения команды, На вход 59 по выходной шине 47 блока 3 поступают данные с модификатора, участвующего в операции, Выдача ХРМ обеспечивается тем, что в операциях изменения команды вырабатывается строб выдачи содержи, лого ХРМ, поступающий с элемента 182 блока 2 по выходу 31 на вход 64 блока 7 В режиме изменения команды строб выдачи сгиержимого ХРМ вырабатывается триггером 181 изменения команды ТИК, установка которого происходит при завершении операции изменения команды по селектору 179 данных при наличии на РК кода этой операции, выделяемого с дешифраторов 1 б 1 в 1 и сигнала готовности РК - ГРК, поступающего иэ блока 5 с входа-выхода 52 на вход-выход 37 блока 2, Первый полусумма тор 254 имеет 3 входа: А, В и С. Обычно на полусумматор на входы А и В подаются два слагаемые а на вход С - сигналы пере оса от предыдущего поразрядного переноса. Так как в предлагаемом устройствеблоке б на вход С заведены данные с рабочего модификатора, т,е, третье слагаемое. то необходимо выходы первого полусумматора снова сложить на втором полусумматоре 257 и затем после распространения переносов в каждый разряд привести двухрядный код к однорядному, Дла ускорения образования переносов используются элементы 256.1-256,6 возникновения переносов иэ каждой пары младших 12 суммируемых разрядов после первого полусумматора и элементы 259.1- 259.5 анализа разрешения распространения через пары сме кных разрядов начиная 5 10 15 20 25 30 35 40 45 50 55 с 3-го по 12-й, Так, если поразрядные полусуммы и поразрядные переносы после 1-го полусумматорв по месту их возникновения можно обозначить как ПС)САП-шина 255.1 и Пп)САП-шина 255,2, то перенос из младших двух разрядов суммируемых трех слагаемых формируется на элементе 256,1 так;Г 12 - ПП 1 САП ПС 2 САП+ПЕСА ПС 1 САП ПС 2 САП,где ПЕСА - сигнал прибавления единицы дополнительного кода к младшему разряду, используется в операциях вычитания и цикла, формируется в блоке 2 на элементе 173 и с выхода 36 поступает на вход 56 в блок б. Далее для 3-го и 4-го разрядов имеем;Г 34 = ППЗСАП ПС 4 САП + ППЗСАППП 2 САП ПСЗСАП + ПП 2 САППСЗСАППС 4 САП, и т,д.Для 11 и 12-го разрядов:Г 1112 = ПП 11 САП ПС 12 САП ++ ПП 10 САП ПС 11 САП ПС 12 САП.Разрешение распространения переноса через пару разрядов формируется, начиная с 3-го разряда (элемент 259.1):Р 34 = ППЗСАП ПСЗСАП + ПП 2 САППС 4 САП + ПП 2 СДП ППЗСДП ++ПП 10 САППС 12 САППП 10 САППП 11 САП + ПС 11 САП ПС 12 САП,Поскольку двухрядный код с выходов1-го полусумматора необходимо снова сложить, а затем во вновь полученном двухрядном коде уже распространять переносы иприводить его к однорядному, организованвторой полусумматор 257, с шины 258,1 которого выдаются поразрядные переносыПП СА, вырабатываемые на элементах И поформулеПП)СА = ПП 0-1)САП ПС)САП.С шины 258,2 выдаются поразрядныеполусуммы ПС)СА, вырабатываемые на зле.ментах ИСКЛЮЧАЮЩЕЕ ИЛИ, на вход каждого элемента подаются ПП-1)СДП иПС)САП,Используя схемы просмотра переносана 4 разряда из 100-й серии микросхем100 ИП 79, можно организовать распространение переносов в каждый из 27 разрядовсуммы Элемент 100 ИП 79 описывается следующим образомС 4(сигнал 1) С 2(сигнал 2) Р(сигнал 3)Ж сигнал 4) = Р(РО,Р 1,Р 2 РЗ)Ж(ЖО, Ж 1, Ж 2,ЖЗ) С (СО), 13 1670686Логика его работы отображается следующим образом.Р =- РЗ РЗ Р 1 РО- условие разрешения пробега переноса через 4 анализируемые разряда;Ж = ЖЗ Р 2 Р 1РО+ Ж 2 Р 1 РО Ж 1РО+ ЖО - условие выработки собственного переноса из группы 4 суммируемых разрядов;С 4 =СОРЗР 2Р 1РОЖЗ Р 2 Р 1РО+Ж 2 Р 1 РО+Ж 1 РО+ ЖО условиевыработки собственного переноса из группы 4 суммируемых разрядов либо пробегапришедшего переноса через группу 4 суммируемых разрядов;С 2 = СО " РЗ Р 2+ ЖЗ Р 2+ Ж 2 - условиевыработки собственного переноса иэ группы 2 младших суммируемых разрядов либопробега пришедшего переноса через группу 2 младших суммируемых разрядов,где СО - пришедший перенос извне, Ж -поразрядные переносы, Р - поразрядныеполусуммы.В схеме 260 распространения переносов распространенные переносы в разрядорганизованы по следующим формулам, гдераспространенный перенос обозначен ПСА:ПЗСА = Н(Г 12, ПСЗСА) - элемент ИСКЛЮЧАЮЩЕЕ ИЛИ.Далее на элементах 100 ИП 79;С 4(П 5 СА) С 2(П 2 СА) = Р(, Р 34,")ПСЗСА)ж(ноль, Г 34, ноль, ППЗСА)С(Г 12)где - означает логическую "1", а 4 "ноль" -логический "О",С 4(П 11 СА) С 2 (П 70 А) - (Р 910,Р 78,Р 56,Р 34) Ж(Г 910, Г 78, Г 56, Г 34) С(Г 12);С 4(П 8 СА)С 2(П 6 СА) = Р(ПС 7 СА,ПС 6 ОА,ПС 5 СА, - )Ж(ПП 7 СА, Г 56,ПП 5 СА,П 5 СА)С(ноль);С 4(П 11 СА)С 2(П 9 СА) = Р Р 910,Р 78,Р 56)Ж(н ол ь, Г 910, Г 78, Г 56) С(П 5 СА), где П 11 С Авырабатывается дублированно из-эа большой нагрузки на старшие элементы анализа;С 4(П 12 СА)С 2(П 10 СА) = Р(ПС 11 СА,Р 910,ПС 9 СА, Р 78)Ж(ПП 11 СА, Г 910, ПП 9 СА,Г 78)С(П 7 СА);С 4(П 15 СА)С 2(П 13 СА) = Р(ПС 14 СА.ПС 13 СА, - ,Р 1112)Ж(ПП 14 СА,ПП 13 СА,ноль,Г 1112)С(П 11 СА) и т.п.;С 4(П 27 СА)С 2(П 22 СА) = Р(Р 2226,Р 1721, Р 1116)Ж(Г 2226, ноль, Г 1721, Г 1116)С(П 11 СА), где Р 2226 вырабатывается на элементе И из ПС 22 СА-ПС 26 СА, 5На схеме 261, организованной на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, двухрядныйкод ПС СА и П СА приводится к однорядномукоду исполнительного адреса, разряды которого по шинам 61 63 выдаются соотве 1 ственно в блоки 3. 9, . Так кдк в прототип было два слагаемых, то второй полусумматор отсутствовал Но отсутствовдлд и группа 5 элементов 256.1 256,6, 259,-259.5, позволяющая быстрее формировать рдспрострд нение перечосов. В итоге количество логических уровней блока 6 не изменилось, а время сложения не возросло10 В блоке 1 с входа 18 разряды исполнительного адреса через селекторы 117.1- 117.27 данных поступают на счетчик 120 адреса командных слов СЧА по стробу приема, поступающему на вход-выход 21 из 15 блока 2 по входу-выходу 38, Строб формируется в блоке 2 на селекторе 171 в операциях перехода. Адрес со СЧА поступает в регистры 123.1-123 8 буфера адресов слов, представляющего ассоциативную память 20 команд, и выдается в буферное устройствосвязи (БУС) по выходу 19 для выборки команды иэ памяти.В блоке 3 с входа 42 рдзряды исполнительного адреса через селекторы 220 дан ных поступают в модификатор привыполнении операции записи в модификаторы.В блоке 9 с входа 72 разряды исполнительного адреса поступают на селекторь 30 262 данных, а с них - на регистр 266 результата РР в операциях считывания, записи и др. С регистра 266 РР адрес выдается в 6 УС на обращение к оперативной памяти ОП по выходу 78, в случае операции записи - по 35 выходу 77 в блок управления буфером эаписи на вход 79. С входа 79 адрес поступает в назначаемый счетчиком 276 записи самый старый по времени записи регистр 272.в 272.8 БАЗОбуфера адресов записи, со держимое которого соответственно черезмультиплексор 275 выдается по выходу 80 в БУС на обращение к ОП по записи числа Буфер адресов записи БАЗОпредназна чен для организации 8 регистровой ассоци 45 дтивной памяти чисел, т,е, беэ обращения кОП для чего на схеме совпадения 274 про исходит поразрядное сравнение адреса на РР и в БАЗОи в случае совпадения сигнал совпадения по выходу 80 выдается в БУС, 50 отменяя считывание иэ ОП и организуя счи.тывание из информационного регистра, одинакового по номеру с совпавшим регистром БАЗО. Схема совпадения аналогична соответствующему элементу 126 в блоке 1 5 для командПри обработке массивов данных (перепись, преобразование и т,д) как правило ис пользуется сцепка из основной операции обработки, операции изменения базового модификатора и операции цикла В предлд 16706861615гаемом устройстве управления введением компонентных операций и групповых режимов их работы обработку массива данных можно вести одной основной операцией обработки (компонентной операцией) без дополнительных, либо двумя основными операциями без дополнительных. Для этого вводится аппаратый счетчик числа проходов, т,е,счетчики 94 1 94.7 в блоке 4. схемы триггеров правого и левого группового режимов в блоке , в селекторе данных регистра результата в блоке 9 введена доголнительная входная шина 74 данных, выдаваемых по выходу 45 из блока 3. Для организации группового режима введена операция установки группового режима УГ, которая свой исполнительный адрес передает в МО и устанавливает правый или левый групповой режим для последующей команды или двух последующих команд. Еслк компонентная операция является правой в командном слове, а УГ - левой командой, то устанавливается правый групповой режим, в котором компОнентная операция выполняется многократно до исчерпания содержимого МО, который с каждым одно кратным выполнением компонентной операции уменьшает свое содержимое нэ "1" МО организован кэк счетчик, работающий в режимах вычитэ;ия "1", прибавления 1 - при прерывании э уровне РР, а также пд раллельного приелд данных при загрузке командой УГ,Если УГ является правой командой, то многократно выполняется сцепка из двух комцонентн.,х операций, находящихся в следующем командном слове, до исчерпа.ния содержимого МО, которое уменьшается нд 1" после аждоо однократного выпол неия сцепки из дух компонентных опер;.циПосле и.черцдиа содержимого МОгрупповой режлл сбрасывается и воестанавливаегся нормдльныи режим выгол "- ния последующ. х команд.В сдмил колг онотных операциях обрезовавшийся исполнительный адрес засылается в рабочий модификатор, указанный в команде, тем самым подгоавливая операцию для обработки следующего элелентэ массива данных, э нэ регистр результата для обращения зэ опердндом в качестве эд реса выдается гредьдущее содержимое рабочего модификатора Таким образом, обрабатываются массивы данных, расположенных в оперативной памяти с шагом не только "1", а и+, - к. т е. элеменг массива от элемента может находиться на произволь ном заранее выбранном расстоянии. Кроме тоо, обработка может вестись в любую сто обеспечивают лишь многократно в-по на 55 ние одной и той же команды, запуская ь блоке2 временную цепочку РК - триггер 188 и устанавливая три гер 185 зэягоси РК, ко.горый с".гэсывэет.я кдждыи раз после очередного выполнения команды Сброс тринор; зэтости РК фг. Рлруетса на эле. 5 1015202530 35 рону, т,е. к началу массива от его конца и наоборот,Компонентные операции могут использоваться и без групповых режимов их выполнения, т.е. сами цо себе,Из блока 3 по выходу 45 с селектора 234 поступает содержимое рабочего модифика гора, участвующего е операции (компонентнои) Для выделения этого канала в селек. оре 262 блока 9 с входа-вьходэ 29 ивыхода 33 блока 2 соответственно на вход- выход 76 и нэ вход 75 блока 9 подаются сигналы выбора канала данных, Канал выбирается соотвегствующим кодом на дешифраторе 263 Из блока 9 по входу-выходу 76 в блок 2 на вход-выход 29 и далее на элемент И 197 выдается значение триггера 268 запоминания вычитания "1" из МО в случае прерывэния нд РР по защите листа памяти, При возврате из этого прерывания код нэ МО увеличивается нэ "1", а операция, давшая прерывание, начинает повторно выполняться с уровня РК. Из блока 2 по входу-выходу 30 в блок 4 на вход-выход 49 поступаютсигналы управления работой МО как счетчика и нэ прием Они формируются на элементях 186 1- 186 7 и 187 1-187,7 в блоке 2, длячего из б; кэ 4 цо входу-выходу 49 в блок 2 д вход-вьход 30 выдаются сигналы анализ ,одержмо;о л 1 О нэ нули и единицы в рэзрддх Для этого в блоке 4 инверснье выходы повторителей иверторов 95.1-95 4 и вмксдь и вергоров 96,1-96.3 энллизиру ются нд едиицы в 4. 8, 12, 16 20, 24 и во всгх 2; разрядах (сигнал АОМО) нэ элементал И 83 1 83.7 с",5 90. Сикнэл АОМО, фиксирующий нугевое значение кода на МО, сэлемента И 90 по вь ходу 50 поступает в блокнд вход 22 и д" ее нэ элемент 1-НЕ 109 ля о.;гднизэции сброса триггарон 116 и 117 группового режима как левого, гак и правого, Тэк кэк цри р-в:.м; ру цовом р:жиме ПГ:о эда э РК осаде ся без изменения, но выпплняегсч могкратно, т, выработка стробэ г р" мэ нд РК - ПРК э зле энта 151 басэ 1 бяокироэнэ изерсньм выходол злементд И- НЕ 113,э входы которого по- ступа от АОМО и иначе ие три гера 15 ПГ цо входу-выходу 159 Рьрэбатьвлц ся лишьстробы ПРКК на элеленте 152 по рэзрешению приема очереднои команды цо входу- выходу 21 И по готовности командноо слова из БУС по входу-выходу 19 Эт стробыменте 175 по разрешению приема командыи готовности регистра команды (ГРК), ГРКвырабатывается в блоке 5 и выдается оттудас входа-выхода 51 на вход-выход 24 блока 1,ГРК вырабатывается на элементе И 253 после сброса однократного триггера 188 временной цепочки блока 2 и при нулевыхзначениях триггеров 245 и 243, а также 244,идентифицирующих внутренние прерывания соответственно на уровнях РК, памяти 10и уровня РР,Из блока 2 по входу-выходу 27 в блок 1на вход-выход 21 поступает признак операции УГ для установки триггеров праеого 115или левого 116 группового режимов. Триггер 114 правой команды ПРЛВК в блоке 1устанавливается в "1" при приеме на РКлевой команды и в "0" - при приеме правойкоманды, Соответственно его значение,равное "1", устанавливает триггер 115 ПГ, а 20значение, равное "0" - триггер 116 ЛГ, Изблока 3 с регистра 221.3 по выходу 40 навход 20 блока 1 и далее соответственно населекторы 112, 111 и 110 поступают заполненные в момент прерывания состояния 25триггеров соответственно 116 (ЛГ), 115 (ПГ)и 1.14 (ПРЯВК), которые устанавливают этитриггеры в исходное состояние при возврате из прерывания Установку обеспечиваетоперация возврата из диспет зра (ВД;, г 1 ризнак которой поступает и блс к 1 нд селекторы 110 - 112 по входу .ыходу "1 с элементаИ 178 блока 2 по вход, выходу 27 Призналкомпонентных операций, т е код 01(3) астарших разрядах кода операции на РК с 35элемента 174 по входу-выходу 29 блока 2выдается в блок 9 нд вход-выход 76 и приводит к установке при приеме операции на РРтриггера 265 компо ентной операции науровне РР. С триггера 265 его значение по 40выходу 78 выдается а БУС для программнойкоррекции рабочего модификатора а случаевозврата из прерывания по защите листа иповторного выполнения команды, начиная суровня РК, 45 Для эффективного поиска ошибок в отлаживаемых программк, особенно а языках программирования высокого уровня, в предлагаемом устроистае управления про цессора введен механизм прерываний по командным тегам, которые представляют собой даа дополнительных к информационным разрядам командного слова. Один из них, 4-й по счету (так кдк младшие 1-3 ис пользуются как механизм прерывания по числам вне устройства управления), вызывает прерывание на уровне РК, на который принимается команда после передачи управления на нее Другой, 5-й по счету, вызыедет прерывание на уровне РК после приема очередной команды линейного участка программы, т.е. при отсутствии передачи управления на эт; команду,Для этого в блок 8 на вход 69 с выхода 38 блока 2 поступают разряды тегов с регистра 189 специальных разрядов РК, а с еы хода 25 блока 1 с повторителя 125 поступает на вход 67 блока 8 строб приема на счетчик СЧЯ, который используется и внутри блока . Этот строб устанавливает триггер 104 передачи управления. Триггер 104 передачи управления хранит свое состояние благодаря элементу 103 1, нд второй вход которого по входу 69 поступает сигнал запре гд сброса с выхода 38 блока 2. На элементе 103-2 коммутатора 102 в блоке 8 формируется прерывание по некоманднолду тегу;э) при ТПУП в "1" и 4-й тег а "1, б) при ТПУП а "0" и 5-й тег в "1", Раздельные условия а и б вырабатываются на элементах 105-1 и 105 2 и выдаются по выходу 70 на регистр внутренних прерывдний и анализируются программойптладчиком задач, Так как эти прерывания происходят на уровне РК, то по выходу 68 с 1 гнал прерывания с элемента 103-2 выдается на вход 54 блока 5 и через селектор данных устанавливает григгер 245 прерыаа. ний на уровне РК - ТПРЕК, который через з емент 247 запус;зет р:.гистр 249 сдвига, аырдбдтыадкн;ий однократная. арел 1 енные сиг алы прерывания, по которым прсисходит обращение по записи а специальные ре;истры блока 3 и уход на обработку прерыва ия В блоке 5, кроме того, есть триг .ры 214 и 243 прерываний уровней РР. ЛУ и и;.м ти, которые в случае прерывания на этих уровнях также запускают через элем чт 247 регистр 249 сдвига.Использование предлагаемо о устройства упрэаления процессора позволяет поаысигь быстродействие команд в режиме изменения адреса команды, увеличить быстродействие процессора при обработке массивов данных и эффективно производить отладку прогрдл 1 л 1, используя прерывания по командным тегам, тем самым пслучдя граф ошибочных 1 ереходов в прогрдл 1 л 1 е.При обработке массиаоа данных, например при переписи массива а памяти, сцепка операций счить аанля, изменения первого базового модификатора, записи, изменения второго базового модификатора и цикла в прототипе выполняется за время2 Т2 Т + 2 Т2 Г . 6 Т 14 Т (тактов).