Адаптивный временной дискретизатор

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 791822 51)5 60667 ОСУДАРСТВЕННЫЙО ИЗОБРЕТЕНИЯМРИ ГКНТ СССР МИТЕТ ТКРЫТ ИСАНИЕ ИЗОБРЕТЕНИЯ ОМУ СВИДЕТЕЛЬС ВТ носится к устроиствам ния по времени) элект может быть использо(56) Авторское свидетельство СССРйг 394800, кл, 6 06 6 7/02, 1971.Авторское свидетельство СССРМ 1275477, кл, 6 06 6 7/02, 1988.(54) АДАПТИВНЫЙ ВРЕМЕННОЙ ДИСКРЕТИЗАТОР(57) Изобретение отобработки (квантоварических сигналов и Изобретение относится к устроиствам обработки (квантования по времени) электрических сигналов и может быть использовано в устройствах, регистрирующих параметры, которые используются в процессе дальнейшего анализа для восстановления исходной зависимости,Известен дискретизатор непрерывных сигналов, содержащий блок выборки сигнала, блок памяти. блок сравнения, измерительный элемент и блок управления.Недостатком данного устройства является низкая точность аппроксимации из-за линейного ее характера.Наиболее близким к иредложенному (прототипом) является адаптивный временной дискретизатор квантования по времени электрических сигналов, содержащий соединенные последовательно первый блок памяти, блок определения приращений, пороговый элемент, блок выборки-хранения, информационный вход которого является входом дискретизатора, второй блок иствах, регистрирующих парарые используются в процессе анализа для восстановления исимости, Цель изобретения - точности за счет аппроксимаизируемых сигналов кривыми дка, Поставленная цель достит того, что в устройстве аппрокфункция строится по трем щим значениям сигнала, а слевлияние случайных изменений уемого сигнала ослаблено, крипорядка позволяют осуществную аппроксимацию, б ил,вано в устро метры, кото дальнейшего исходной зав повышение ции дискрет второго поря гается за сче сими рующая предшествую довательно, дискретизир вые второго вить непрерь памяти, генератор пилообразного напряжения, ключ, три блока умножения, сумматор, компаратор, счетчик и два масштабирующих элемента, при этом вход дискретизатора соединен с запускающим входом генератора пилообразного напряжения и через ключ с информационным входом первого запоминающего элемента, выход генератора пилообразного напряжения соединен с информационным входом второгозапоминающегоэлемента и с первым входом компаратора, выход второго запоминающего элемента соединен с первым входом первого блока умножения и через первый масштабный элемент с первым входом второго блока умножения, второй вход которого подключен к выходу счетчика, а выход - к первому и второму входам третьего блока умножения и к первому входу сумматора, выход третьего блока ул;но.кения соединен через второй масштабирующий элемент с вторым входом сумл 1 аторл. вы:лд которого соединен с вторым вкодал 1 н.рвотеляющий сигнал, по которому ключ 13 размыкается, выход коммутатора 14 подключается к второму своему входу, а запоминающий элемент 4 фиксирует значение напряжения с генератора 2 пилообразного напряжения, 5 пропорциональное времени Т, прошедшему с начала работы до момента срабатывания порогового элемента 5.Напряжение, пропорциональное Т, поступает на вход первого масштабирующего 10 элемента 7, на выходе которого формируется напряжение, пропорциональное =Т/Т, поступающее на вход второго блока 8 умножения, на другой вход которого поступает сигнал со счетчика 9 отсчетов, фиксирующе го число К сформированных отсчетов выборки. С выхода произведения второго блока 8 умнокения напрякение, пропорциональное К , поступает на вход первого сумматора 11 и на вход первого квадратора 10; с 20 выхода которого сигнал, пропорциональный (К 1), поступает на вход второго масгштабйрующего элемента 12, где делится на два, В "результате на выходе первого сумматора 11 формируется напряжение, 25 прибликенно соответствующее е . Это напряжение поступает на вход первого блока 6 умножения, вторым входом соединенного с выходом запоминающего элемента 4. С выхода произведения первого блока 6 умно жения напряжение, пропорциональное Те, поступает на второй вход компаратора 3, на первый вход которого поступает напряжение с выхода генератора 2 пилообразного напряжения, пропорциональное 35 текущему времени 1, прошедшему с начала дискретизации Сигнала. В моменты времени 1=ТеТк на выходе компаратора 3 формируются импульсы, которые затем через коммутатор 14 поступают на управляющий 40. вход блока 1 выборки-хранения, счетчик 9 отсчетов, управляющие входы, записи первого 16, второго 17, третьего 18, четвертого 19, пятого 20 и шестого 21 блоков памяти и вход обнуления счетчика 15 времени диск ретизации.Таким образом, в дискретизаторе осуществляется адаптивная выборка значений входного сигнала в моменты времени, подчиняющиеся экспоненциальному закону 50Тк=Те, К=О, 1, , М,где М+1 - число отсчетов в выборке.При этом ослаблено влияние случайных изменений как самого сигнала; так и его временного масштаба на выходную информацию. Следует отметить особенности работы адаптивного временногодискретизатора в первых трех циклах дискретизации сигнала. Особенностью является то, что в первых трех циклах на выходе третьего сумматора 99 формируется сигнал, отличающийся по величине от регистрируемого сигнала, Например, в конце первого цикла его величина равна нулю, так как в начальный момент времени на вторые входы блоков памяти с первого 16 по шестой 21 был подан сигнал обнуления. Поэтому в первом цикле работы дискретизатора статистические моменты системы двух величин 1 и у, определяемые с помощью выражений (3), а следовательно, и коэффициенты а 1, а 2, аз, для вычисления которых используются выражения (5), (6), (7), будут также равны нулю.Во втором и третьем циклах работы эти величины уже не будут нулевыми, но из-за присутствия нулевых значений ц и у (1=2, 1) во втором цикле, а также 1 и у (1=1) в третьем цикле работы адаптивного временного дискретизатора. статистические моменты данных величин еще не обеспечат точное вычисление прогнозируемого значения сигнала, поэтому на выходе третьего сумматора 99 формируется сигнал, отличающийся по величине от регистрируемого параметра.В первом цикле работы дискретизатора ключ 13 замкнут, а выход коммутатора 14 подключен к первому своему входу, поэтому после отработки генератором 2 пилообразного напряжения полного цикла на управляющий вход блока 1 выборки-хранения через ключ 13 и первый вход коммутатора 14 подается управляющий сигнал для выборки значения входного сигнала.Во втором и третьем циклах регистрации сигнала работы устройства ничем не отличается от работы в последующие моменты времени, Сигнал, пропорциональный величине д, определенный по формуле (8), с выхода блока 102 вычитания по модулю, будет превосходить величину заданной погрешности е, т.е, неравенство (9) будет выполняться, следовательно, на выходе порогового элемента 5 будет сформирован управляющий сигнал, обеспечивающий нормальную работу адаптивного временного дискретиэатора,Положительный эффект, который дает изобретение, заключается в том, что оно позволяет, по сравнению с прототипом (базовым обьектом), существенно повысить точность аппроксимации. Это объясняется следующим: так как аппроксимирующая функция строится по трем предшествующим значениям сигнала, то влияние случайных изменений дискретизируемого сигнала ослабленно, Кроме того, кривые второго порядка позволяют осуществлять непрерыв10 15 20 25 30 35 40 50 ную аппроксимацию, Моделирование, проведенное на ЭВМ, показывает, что погрешность аппроксимации при использовании предлагаемого устройства снижается на 30,40. Уменьшение погрешности приводит, в свою очередь, к снижению ущерба, возникающего из-за непредвиденных последствий, которые могут появиться по при- чине большой погрешности аппроксимации при использовании прототипа (например, и ри контроле).Экономический эффект от внедрения предлагаемого изобретения может быть оценен суммой предотвращенного ущерба, который мог бы возникнуть и ри использовании прототипа.Формула изобретения Адаптивный временной дискретизатор, содержащий блок выборки-хранения, вйход которого является выходом дискретизатора, а информационный вход подключен к информационному входу дискретизатора и входу запуска генератора пилообразного напряжения, соединенного выходом с первым входом компараторэ и информационным входом запоминающего элемента, подключенного управляющим входом к вы ходу порогового элемента, а выходом - к первому входу первого блока умножения и входу мэсштабирующего элемента, выход которого соединен с первым входом второго блока умножения, подключенного вторым входом к выходу счетчика отсчетов, а выходом - к входу первого квадратара и первому входу первого сумматора, подключенного вторым входом через второй масштабирующий элемент к выходу квадратора, а выходом - к второму входу первого блока умножения, соединенного выходом с вторым входом компаратарэ, о т л и ч а ю щ и йс я тем, что, с целью повышения точности за счет аппроксимации дискретизируемых сигналов кривыми второго порядка, в него дополнительно введены второй квадратор, три блока юзведения в степень, семь блоков осреднения, счетчик времени дискретизатора, блок вычитания по модулю, шесть блоков памяти, с третьего по семнадцатый блоки умножения, второй и третий сумматоры, одиннадцать блоков деления, одиннадцать блоков вычитания, тридцать один элемент задержки, коммутатор и ключ, подключенный информационным входом к выходу генератора пилообразного напряжения, а выходом - к первому информационному входу коммутатора, соединенного вторым информационным входом с выходом компаратора, а выходом - с входом счетчика отсчетов, входом обнуления счетчика времени дискретизации, управляющим входом блока выборки-хранения и входами управления записью с первого по шестой блоков памяти, причем управляющие входы ключа и коммутатора соединены с выходом порагаоага элемента, выход блока выборки-храненияподключен к информационному входу перваго блока памяти, соединенного выходам с первым входом первого блока осреднения,первым входом третьего блока умножения иинформационным входом второго блока памяти, выход которого подключен к второмувходу первого блока осреднения, первому входу четвертого блока умножения и информационному входу третьего блока памяти, соединенного выходом с третьим входомпервого блока осреднения и первым входом пятого блока умножения, причем выход генератора пилообразного напряжения подключен к первому входу второго сумматора и информационному входу четвертого блока памяти, выход которого соединен с информационным входом пятого блока памяти, первым входом второго блока осреднения, входом первого блока возведения в степень, вторым входом третьего блока умножения и входом первого элементазадержки, подключенного выходом к первому входу шестого блока умножения, соединенного вторым входом с выходам третьего блока умножения, причем выхац пятого блока памяти подключен к информационному входу шестого блока памяти, второму входу второго блока осреднения, входу второго блока возведения в степень, второму входу четвертого блока умножения и входу второго элемента задержки, соединенного выходом с первым входом седьмого блокаумножения, подключенного вторым входомк выходу четвертого блока умножения, причем выход шестого блока памяти соединен с третьим входом второго блока осреднения, входом третьего блока возведения о степень, вторым входом пятого блока умножения и входом третьего элемента задержки, подключенного выходом к первому входу восьмого блока умножения, соединенного вторым входом с выходом пятого блока умножения, причем первый, второй и третий блоки возведения в степень подключены выходами сигналоввторой степени к соответствующим входам третьего блока осреднения, выходами сигналов третьей степени - к соответствующим входам четвертого блока асреднения, а выходами сигналов четвертай степени - к соответствующим входам пятого блока осреднения, при этом входышестого блока осреднения соединены с выходами третьего, четвертого и пятого блоков умножения, входы седьмого блока осреднения подключены к выходам шестого, седь 1791822мого и восьмого блоков умножения, выход второго блока осреднения через четвертый элемент задержки соединен с первым входом девятого блока умножения, выход пятого блока вычитания, выход седьмого блока осреднения подключен к входам элементов задержки с девятнадцатого по двадцать первый, выход девятнадцатого элемента задержки соединен с входом уменьшаемого пятого блока вычитания, выход двадцатого элемента задержки подключен к входу уменьшаемого шестого блока вычитания, выход двадцать первого элемента задержки соединен с входом уменьшаемого седьмого блока вычитания, выход первого блока осреднения подключен через двадцать второй элемент задержки к втооому входу четырнадцатого блока умножения, соединенного выходом с входом делимого первого блока деления, подключенного выходом к входу вычитаемого шестого блока . вычитания, выход которого соединен с входом делимого восьмого блока деления, подключенного входом делителя к выходу третьего блока вычитания и входу делителя девятого блока деления, а выходом - к входу вычитаемого восьмого блока вычитания, соединенного выходом с входом делимого де. сятого блока деления, а входом уменьшаемого через двадцать третий элемент задержки - к выходу пятого блока вычитания и входу двадцать четвертого элемента задержки, соединенного выходом с входом вычитаемого девятого блока вычитания, подключенного выходом к входу делимого одиннадцатого блока деления, а входом уменьшаемого - к выходу пятнадцатого блока умножения, соединенного первым входом через двадцать пятый элемент задержки с выходом первого блока вычитания и входом двадцать шестого элемента задержки подключенного выходом к входу уменьшаемого десятого блока вычитания, , соединенного выходом с входом делителя десятого блока деления, а входом вычитаемого - с выходом девятого блока деления, подключенного входом делимого через двадцать седьмой элемент задержки к выходу второго блока вычитания, причем выход четвертого блока вычитания через двадцать восьмой элемент задержки соединен с входом делителя одиннадцатого блока деления, выход которого подключен к входу двадцать девятого элемента задержки и второму входу двенадцатого блока умножения, соединенного выходом с входом вычитаемого одиннадцатого блока вычитания, подключенного выходом к входуделимого седьмого блока деления, а входом уменьшаемого через тридцатый элемент задержки - к выходу седьмого блока вычитания, соединенного входом вычитаемого с выходом одиннадцатого блока умножения, подключенного вторым входом к выходу десятого блока третьего блока осреднения подключен к 5 входам элементов задержки с пятого по девятый, выход пятого элемента задержки соединен с входами делителя первого и .второго блоков деления, выход шестого элемента задержки подключен к входу умень 10 шаемого первого блока вычитания, выход седьмого элемента задержки соединен с входом делителя третьего блока деления и через десятый элемент задержки - с входом уменьшаемого второго блока вычитания, подключенного входом вычитаемого к выходу третьего блока деления, выход восьмого элемента задержки соединен с первым входом десятого блока умножения, выходдевя-. того элемента задержки подключен к первому входу одиннадцатого блока умножения, выход четвертого блока осреднения 15 20 соединен с входами элементов задержки с одиннадцатого по пятнадцатый, выход одиннадцатого элемента задержки подключен к входу делителя четвертого блока деления, выход двенадцатого элемента задержки соединен с входом уменьшаемого третьего блока вычитания, выход тринадцатого элемента задержки подключен к входу делителя пятого блока деления, соединен. ного выходом с входом вычитаемого первого блока вычитания, а входом делимого - с выходом девятого блока умножения и входом делимого второго блока деления, подключенного выходом к входу вычитаемого третьего блока вычитания, выход четырнадцатого элемента задержки соединен с вхо 25 30 35 дом делителя шестого блока деления и через шестнадцатый элемент задержки - с входом уменьшаемого четвертого блока вычитания, подключенного входом вычитаемого к выходу шестого блока деления,40 соединенного входом делимого с выходом вому входу двенадцатого блока умножения,выход пятого блока осреднения соединен с входом делимого третьего блока деления,вторыми входами девятого и десятого блоков 50 умножения, первыми входами тринадцатого и четырнадцатого блоков умножения и входом семнадцатого элемента задержки, подключенного выходом к входу делителя седьмого блока деления, выход шестого блока осреднения через восемнадцатый элемент задержки соеди 55 нен с вторым входом тринадцатого блока умножения, подключенного выходом к входу делимого четвертого блока деления, соединенного выходом с входом вычитаемого десятого блока умножения, выход пятнадцатого элемента задержки подключен к перделения, второму входу пятнадцатого блока умножения и входу тридцать первого элемента задержки, выход которого соединен с первым входом третьего сумматора, подключенного вторым и третьим входами к выходам шестнадцатого и семнадцатого баоков умножения соответственно, а выходом - к входу вычитаемого блока вычитания по модулю, соединенного выходом с входом порогового элемента, а входом уменьшаемого - с информационным входом дискретизатора и входом запуска счетчика времени дискретизации, подключенного выходом к второму входу второго сумматора, выход которого соединен с входом второго квадра тора и первым входом шестнадцатого блокаумножения, подключенного вторым входом к выходу двадцать девятого элемента задержки, а выход второго квадратора соединен с первым, входом семнадцатого блока умно жения, подключенного вторым входом к выходу седьмого блока деления.1791822 Составитель А.Бурба Техред М.Моргентал Корректор О.Кравцо едактор Производственно-издательский комбинат "Патент" ород, ул.Гагарина, 101 Заказ 152 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5блока умножения, выход последнего соединен с вторым входом компаратора, выходом соединенного с управляющим входом блока выборки-хранения, выход которого является выходом дискретизатора. 5Недостатком прототипа является низкая точность аппроксимации из-за линейного ее характера, Это объясняется тем, что блок определения приращений определяет величину приращения путем сравнения за фиксированного и последующих значений сигнала,Целью изобретения является устранение укаэанного недостатка прототипа - повышение точности аппроксимации путем 15 применения метода аппроксимации кривыми второго порядка, Выражение для аппроксимационной функции имеет вид: у=а 1 т +а 21+аЗ,.(1) 20 где а 1, а 2 и аз - коэффициенты аппроксимационной функции, определяемые методом наименьших квадратов по трем предшествующим значениям дискретизируемого сигнала (уь 1=1, 2, 3) и трем значениям времени дискретизации сигнала (оь )=1, 2,.3),Для определения этих коэффициентов находят частные производные выражения (1) по аргументам а 1, аг и аз 25 30 дУ 2да 1дудзгд/даз а 4 а 1+ аза 2+ а 2 аз=а 6,35 а за 1+ агаг+ а 1 аз= а 5, а га 1+ а 1 аг+аз= а 7,.а,= После раскрытия скобок, суммирования иделения на 3, система уравнений примет ви д50 Для определения момента регистрациипараметра при адаптивной дискретизации производится сравнение значения сигнала, поступающего в дискретизатор, с величифной сигнала, спрогнозированного на шаг) 55 вперед по выражению (1). Момент регистрации будет зависеть от текущего значения погрешности на интервале дискретизации т . Эту погрешность можно определить по формуле: и составляют систему уравнений эК 1,.оо , оД ,=о,Х 1,-(о оь,о 1)1,:о,К ,-о,.оД о,11:о Ъ З З 3-С 1, -С 1 г -О =О Коэффициенты этой системы представляют собой статистические моменты системы двух величинами у. з:К5 )Х1 63Х)Подставив(3) в(2) и пе ренося члены, несодержащие неизвестные, в правые части,систему уравнений приводят к виду; Из выражения (4) определяются выражения для коэффициентов а-(юс,-м, с- есина) м Я)д - у(тих+1)-а 1(тп+ т) -аг(сп+ т)-аз, (8)где Ь - момент регистрации и-го значения сигнала,у(Ь+1) - текущее значение сигнала, поступающего в дискретиэатор.В момент выполнения неравенствадя, (9)где я- заданная погрешность аппроксимации сигнала, выдается команда на осуществление регистрации сигнала, В случае, когда неравенство (9) не выполняется, регистрация осуществляется с максимально возможной длительностью интервала дискретизации, равной периоду развертки генератора пилообразного напряжения,Цель изобретения достигается тем, что адаптивный временной дискретизатор, содержащий блок выборки-хранения, выход которого является выходом дискретиэатора, а информационный вход подключен к информационному входу дискретизатора и входу запуска генератора пилообразного напряжения, соединенного выходом с первым входом компаратора и информационным входом запоминающего элемента, подключенного управляющим входом к выходу порогового элемента, а выходом - к первому входу первого блока умножения и входу масштабирующего элемента, выход которого соединен с первым. входом второго блока умножения, подключенного вторым входом к выходу счетчика отсчетов, а выходом - к входу первого квадратора и первому входу первого сумматора, подключенного вторым входом через второй масштабирующий элемент к выходу кввдратора, а выходом - к.второму входу первого блока умножения, соединенного выходом с вторым входомкомпаратора дополнительно включает в свой состав второй квадратор, три блока возведения в степень, семь блоков осреднения, счетчик времени дискретизации, блок вычитания по модулю, шесть блоков памяти, с третьего по семнадцатый блока умножения, второй и третий сумматоры, одиннадцать блоков деления, одиннадцать блоков вычитания, тридцать один элемент задержки, коммутатор и ключ, подключенный информационным входом к выходу генератора пилообразного напряжения, а. выходом- к первому информационному входу коммутатора, соединенного вторым информационным входом с выходом компаратора, а выходом - входу счетчика отсчетов, входу обнуления счетчика времени дискретизации, управляющему входу блока выборки-хранения и входам управления записью с первого по шестой блоков памяти; причем управляющие входы ключа и коммутатора соединены с выходом поро гового элемента, выход блока выборки-хранения подключен к информационному входу первого блока памяти, соединенного выходом с первым входом первого блока осреднения, первым входом третьегоблока10 умножения и информационным входом второго блока памяти, выход которого подключен к второму входу первого блока осреднения, первому. входу четвертого блока умножения и информационному входу треть его блока памяти, соединенного выходом стретьим входом первого блока осреднения и первым входом пятого блока умножения, и ричем выход генератора пилообразного напряжения подключен к первому входу второго 20 сумматора и информационному входу четвертого блока памяти, выход которого соединен с.информационным входом пятого блока памяти, первым входом второго блока осреднения, входом первого блока возведения в 25 степень, вторым входом третьего блока умножения и входом первого элемента эадержи, подключенного выходом к первому входу шестого блока умножения, соединенного вторым входом с выходом третьего 30 блока умножения, причем выход пятого блока памяти подключен к информационному входу шестого блока памяти, второму входу. второго блока осреднения, входу второгоблока возведения в степень, второму входу 35 четвертого блока умножения и входу второго элемента задержки, соединенного выходом с первым входом седьмого блока ,умножения, подключенного вторым входом к выходу четвертого блока умножения, при чем выход шестого блока памяти соединенс третьим входом втооого блока осреднения, входом третьего блока возведения в степень, вторым входом пятого блока умножения и входом третьего элемента эадерж ки, подключенного выходом к первомувходу восьмого блока умножения, соединенного вторым входом с выходом пятого блока умножения, причем первый, второй и третий блоки возведения в степень подклю чены выходами сигналов второй степени ксоответствующим входам третьего блока осреднения, выходами сигналов третьей степени - к соответствующим входам четвертого блока осреднения, а выходами 55 сигналов четвертой степени - к соответствующим входам пятого блока осреднения, при этом входы шестого блока осреднения соединены с выходами третьего, четвертого и пятого блоков умножения, входы седьмого блока осреднения подключены к выходамшестого, седьмого и восьмого блоков умножения, выход второго блока осреднения через четвертый элемент задержки соединен с первым входом девятого блока умножения, выход третьего блока осреднения подключен к входам элементов задержки с пятого по девятый, выход пятого элемента задержки соединен с входами делителя первого и второго блоков деления, выход шестого элемента задержки подключен к входу уменьшаемого первого блока вычитания, выход седьмого элемента задержки соединен с входом делителя тре 1 ьего блока деления и через десятый элемент задержки - с входом уменьшаемого второго блока вычитания, подключенного входом вычитаемого к выходу третьего блока деления, выход восьмого элемента задержки соединен с первым входом десятого блока умножения, выход девятого элемента задержки подключен к первому входу одиннадцатого блока умножения, выход четвертого блока осреднения соединен с входами элементов задержки с одиннадцатого по пятнадцатый, выход одиннадцатого элемента задержки подключен к входу делителя четвертого блока деления,. выход двенадцатого элементазадержки соединен с входом уменьшаемого третьего блока вычитания., выход тринадцатого элемента задержки подключен к входу делителя пятого блока деления, соединенного выходом с входом вычитаемого первого блока вычитания, а входом делимого - с выходом девятогоблока умножения и входом делимого второго блока деления,. подключенного выходом к входу вычитаемого третьего блока вычитания, выход четырнадцатого элемента задержки соединен с входом делителя шестого блока деления и через шестнадцатый элемент задержки - с входом уменьшаемого четвертого блока вычитания, подключенного входом вычитаемого к вь 1 ходу шестого блока деления, соединенного входом делимого с выходом десятого блока умножения, выход пятнадцатого элемента задержки подключен к первому входу двенадцатого блока умножения, выход пятого блока осреднения соединен с входом делимого, третьего блока деления, вторыми входами девятого и десятого блоков умножения, первыми входами тринадцатого и четырнадцатого блоков умножения и входом семнадцатого элемента задержки, подключенного выходом к входу делителя седьмого блока деления, выход шестого блока осреднения через восемнадцатый элемент задержки соединен со вторым входом тринадцатого блока умножения, подключенного выходом к входу делимого четвертого блока деления, соединенного5 первый, выход девятнадцатого элемента задержки соединен с входом уменьшаемого 10 20 25 пятого блока вычитания и входу двадцать четвертого элемента задержки, соединен ного выходом с входом вычитаемого девято 35 40 45 50 55 выходом с входом вычитаемого пятого блока вычитания, выход седьмого блока осреднения подключен к входам элементов задержки с девятнадцатого по двадцать пятого блока. вычитания, выход двадцатого элемента задержки подключен к входу уменьшаемого шестого блока вычитания,выход двадцать первого элемента задержки соединен с входом уменьшаемого седьмого блока вычитания, выход первого блока осреднения подключен через двадцать второй элемент задержки к второму входу четырнадцатого блока умножения, соединенного выходом с входом делимого первого блока деления, подключенного выходом к входу вычитаемого шестого блока вычитания, выход которого соединен с входом делимого восьмого блока деления, подключенного входом делителя к выходу третьего блока вычитания и входу делителя девятого блока деления, а выходом - к входу вычитаемого восьмого блока вычитания, соединенного выходом с входом делимого десятого блока деления, а. входом уменьшаемого - через двадцать третий элемент задержки к выходу го блока вычитания, подключенного выходом к входу делимого одиннадцатого блока деления, а входом уменьшаемого - к выходу пятнадцатого блока умножения, соединенного первым входом через двадцать пятый элемент задержки, с выходом первого блока вычитания и входом двадцать шестого элемента задержки, подключенного выходом к входу уменьшаемого десятого блока вычитания, соединенного выходом с входом делителя десятого блока деления, а входом вычитаемого - с выходом девятого блока деления; подключенного входом делимого через двадцать седьмой элемент задержки к выходу второго блока вычитания, причем выход четвертого блока вычитания через двадцать восьмой элемент задержки соединен с входом делителя одиннадцатого блока деления, выход которого подключен к входу двадцать девятого элемента задержки и второму входу двенадцатого блока умножения, соединенного выходом с входом вычитаемого одиннадцатого блока вычитания, подключенного выходом к входу делимого седьмого блока деления, а входом уменьшаемого - через тридцатый элемент задержки к выходу седьмого блока вычитания, соединенного входом вычитаемого с выходом одиннадцатого блока умножения. подключенного вторым входом к выходу девыходом с вхОдом порогового элемента, а 10входомуменьшаемого - с информационным сумматора, выход которого соединен с входом второго квадратора и первым входомшестнадцатого блока умножения, подключенного вторым входом к выходу двадцать 20 25 30 35 40 55 сятого блока деления, второму входу пятнадцатого блока умножения и входу тридцать первого элемента задержки, выход которого соединен с первым входом третьего сумматора, подключенного вторым и третьим входами к выходам шестнадцатого и семнадцатого блоков умножения соответственно, а выходом - к входу вычитаемого блока вычитания по модулю, соединенного входом дискретизатора и входом запуска счетчика времени дискретизации, подключенного выходом к второму входу второго девятого элемента задержки, а выход второго квадратора соединен с первым входом семнадцатого. блока умножения, подключенного вторым входом к выходу седьмого блока деления.На фиг. 1, 2 и 3 представлена блок-схема адаптивного временного дискретизатора электрических сигналов (для ликвидации громоздкости связи между выходом компаратора и управляющими входами блоков памяти, а также между управляющим входом дискретизатора и входами обнуления блоков памяти, показаны не полностью, а обозначены путем нумерации); на фиг. 4 - циклограмма вычисления аппроксимирующей кривой по оси ординат обозначены номера блоков, задействованных . в вычислении кривой, а по оси абсцисс - длительности выполнения математических операций. Конкретные значения этих длительностей приведены в правом нижнем углу на фиг. 4); на фиг. 5 - блок-схема возможного варианта выполнения блоков возведения в степень; на.фиг. 6 - возможный вариант выполнения блоков осреднения, представленных на общей блок-схеме дискретиэатора в укрупненном виде.Адаптивный временной дискретизатор содержит блок выборки-хранения 1, выход которого является выходом дискретизатора, а информационный вход подключен к информационному входу дискретизатора и входу запуска генератора 2 пилообразного напряжения, соединенного выходом с первым входом компаратора 3 и информационным входом запоминающего элемента 4,подключенного управляющим входом к выходу порогового элемента 5, а выходом - к первому входу первого блока 6 умножения и входу масштабирующего элемента 7, выход которого соединен с первым входом второго блока 8 умножения, подключенного вторым входом к выходу счетчика отсчетов9, а выходом - к входу первого квадратора10 и первому входу первого сумматора 11.Второй вход первого сумматора 11 подклю 5 чен через второй масштабирующий элемент12 к выходу квадратора 10, а выходом - квторому входу первого блока умножения,соединенного выходом с вторым входомкомпаратора 3.Выход генератора 2 пилообразного напряжения через ключ 13 подключен также кпервому входу коммутатора 14, второй входкоторого соединен с выходом компаратора3. Выход коммутатора 14 подключен к управляющему входу блока. 1 выборки-хранения, к входу счетчика 9 отсчетов, к входуобнуления счетчика 15 времени дискретизации, к управляю.цим входам записи первого16, второго 17, третьего 18, четвертого 19,пятого 20 и шестого 21 блоков памяти, Управляющие входы ключа 13 и коммутатора14 соединены с выходом порогового элемента 5.Информационный вход первого блока16 памяти подключен к выходу блока 1 выборки хранения, а выход - к информацион. ному входу второго блока 17 памяти, кпервому входу первого блока 22 осредненияи к первому входу третьего блока 23 умножения,Выход второго блока 17 памяти соединен с информационным входом третьегоблока 18 памяти, с вторым входом первогоблока 22 осреднения и с первым входомчетвертого блока умножения 24,Выход третьего блока 18 памяти соединен с третьим входом первого блока 22 осреднения и первым входом пятого блока 25умножения. Генератор 2 пилообразного напряжения своим выходом подключен к первому входу второго сумматора 26 иинформационному входу четвертого блока19 памяти, выход которого соединен с информационным входом пятого блока 20 па 5 мяти, первым входом второго блока 27осреднения, входом первого блока 28 возведения в степень, вторым входом третьегоблока 23 умножения и через первый элемент29 задержки с первым входом шестого бло 0 ка 30 умножения, соединенного вторым входом с выходом третьего блока 23умножения.Выход пятого блока 20 памяти подклю-чен к информационному входу шестого блока 21 памяти, второму входу второго блока27 осреднения, второму входу второго блока31 возведения в степень, второму входу четвертого блока 24 умножения и через второйэлемент 32 задержки с первым входом седьмого блока 33 умножения, подключенноговторым входом к выходу четвертого 24 блока умножения,Выход шестого блока 21 памяти соединен с третьим входом второго блока 27 осреднения, входом третьего блока 34возведения в степень, вторым входом пятого блока 25 умножения и через третий элемент 35 задержки к первому входу восьмогоблока 36 умножения, соединенного вторымвходом с выходом пятого блока 25 умножения,Первый 28, второй 31 и третий 34 блоки возведения в степень подключены выходами сигналов второй степени ксоответствующим входам третьего блока 37асреднения, выходами сигналов третьейстепень - к соответствующим входам четвертого блока 38 осреднения, а выходамисигналов четвертой степени - к соответствующим входам пятого блока 39 осреднения.Входы шестого блока 40 осреднения соединены с выходами третьего 23, четвертого24 и пятого 25 блоков умножения,Входы седьмого блока 41 осредненияподключены к выходам шестого 30, седьмого 33 и восьмого 36 блоков умножения.Выход второго блока 27 асреднения че рез четвертый элемент 42 задержки соединен с первым входам девятого блока 43умножения.Выход третьего блока 37 осредненияподключен к входам пятого 44, шестого 45,седьмого 46, восьмого 47 и девятога 48 элементов задержки.Выход пятого элемента 44 задержки соединен с входами делителя первого 49 ивторого 50 блоков деления,Выход шестого элемента 45 задержкиподключен к входу уменьшаемого первогоблока 51 вычитания,Выход седьмого элемента 46 задержки соединен с входом делителя третьего блока 52 деления и через десятый элемент 53 задержки - с входом уменьшаемого второго блока 54 вычитания, подключенного входом вычитаемого к входу третьего блока 52 деления,Выход восьмого элемента 47 задержки соединен с первым входом десятога блока 55 умножения,Выход девятого элемента 48 задержки подключен к первому входу одиннадцатого блока 56 умножения,Выход четвертого блока 38 осреднения соединен с входами одиннадцатого 57, двенадцатого 58, тринадцатого 59, четы рнадцатога 60 и пятнадцатого 61 элементов задержки. Выход одиннадцатого элемента 57 задержки подключен к выходу делителя четвертого блока 62 деления.Выход двенадцатого элемента 58 задер 5 жки соединен с.входом уменьшаемаготретьего блока 63 вычитания.Выходтринадцатого элемента 59 задержки подключен к входу. делителя пятого блока 64 деления, соединенного выходом с10 входом вычитаемого первого блока 51 вычитания, а входом делимого - с выходом девятого блока 43 умножения и входом делимоговторого блока 50 деления, подключенноговыходом к входу вычитаемаго третьего бло 15 ка 63 вычитания.Выход четырнадцатого элемента 60 задержки соединен с входом делителя шестого блока 65 деления и через шестнадцатыйэлемент 66 задержки - с входом уменьшае 20 мого четвертого блока 67 вычитания, подключенного входам вычитаемаго к выходушестого блока 65 деления, соединенноговходом делимого с выходом десятого блока55 умнакения,25 Выход пятнадцатого элемента 61 задержки подключен к первому входу двенадцатого блока 68 умнокения.Выход пятого блока 39 осреднения соединен с входом делимого третьего блока 52ЗО деления, вторыми входами девятого 43 идесятого 55 блоков умножения; первымивходами тринадцатого 69 и четырнадцатого70 блоков умножения и входом семнадцатого элемента 71 задержки, подключенного35 выходом к входу делителя седьмого блока 72деления.Выход шестого блока 40 осреднения через восемнадцатый элемент 73 задержкисоединен со вторым входом тринадцатого40 блока 69 умножения, подключенного выходом к входу делимого четвертого блока 62деления, соединенного выходом с входомвычитаемого пятого блока 74 вычитания.Выход седьмого блока 41 осреднения45 подключен к входам девятнадцатого 75,двадцатого 76 и двадцать первого 77 элементов задержки.Выход девятнадцатого 75 элемента задержки соединен с входом уменьшаемаго50 пятого блока 74 вычитания.Выход двадцатого элемента 76 задержки подключен к входу уменьшаемого шестого блока 78 вычитания,Выход двадцать первого элемента 7755 задержки соединен с входом уменьшаемогоседьмого блока 79 вычитания,Выход первого блока 22 осредненияподключен через двадцать второй элемент80 задержки к второму входу четырнадцатого блока 70 умножения, соединенного выходом с входом делимого первого блока 49 деления, подключенного выходом к входу вычитаемого шестого блока 78 вычитания, выход которого соединен с входом делимого восьмого блока 81 деления, подключенного входом делителя к выходу третьего блока 63 вычитания и входу делителя девятого блока 82 деления, а выходом - к входу вычитаемого восьмого блока 83 вычитания, соединенного выходом с входом делимого десятого блока 84 деления, а входом уменьшаемого - через двадцать третий элемент 85 задержки к выходу пятого блока 74 вычитания и входу двадцать четвертого элемента 86 задержки, соединенного выходом с входом вычитаемого девятого блока 87 вычитания, подключенного выходом к входу делимого одиннадцатого блока 88 деления, а входом уменьшаемого - к выходу пятнадцатого блока 89 умножения первым входом через двадцать пятый элемент 90 задержки с выходом первого блока 51 вычитания и входом двадцать шестого элемента 91 задержки, подключенного выходом к входу уменьшаемого десятого блока 92 вычитания, соединенного выходом с входом делителя десятого блока 84 деления, а входом вычитаемого - с выходом девятого блока 82 деления, подключенного входом делимого через двадцать седьМбй элемент 93 задержки к выходу второго блока 54 вычитания.Выход четвертого блока 67 вычитания через двадцать восьмой элемент 94 задержки соединен с входом делителя одиннадцатого блока 88 деления, выход которого подключен к входу двадцать девятого элемента 95 задержки и второму входу двенадцатого блока 68 умножения, соединенного выходом с входом вычитаемого одиннадцатого блока 96 вычитания, подключенного выходом к входу делимого седьмого блока 72 деления, а входом уменьшаемого - через тридцатый элемент 97 задержки к выходу седьмого блока 79 вычитания, соединенного входом вычитаемого с выходом одиннадцатого блока 56 умножения, подключенного вторым входом к выходу десятого блока 84 деления, второму входу пятнадцатого блока 89 умножения и входу тридцать первого элемента 98 задержки, выход которого соединен с первым входом третьего сумматора 99, подключенного вторым и третьим входами к выходам шестнадцатого 100 и семнадцатого 101 блоков умножения соответственно, а выходом - к входу вычитаемого блока 102 вычитания по модулю. Выход блока 102 вычитания по модулю соединен с входом порогового элемента 5, а вход уменьшаемого - с информационным входом дискретизатора и входом запуска40 50 ставленного на Ф.;-., 6 блока осреднения подключены соответственно к первому, второму и третьему входам сумматора 109, выходам подключенного к входумасштабирующего элемента 110, Выход последнего является выходом блока осреднения.Дискретизатор работает следующимабра.зом. В начальный момент времени через вторые управляющие входы первого 16,второго 17, третьего 18, четвертого 19, пятого 20 и шестого 21 блоков памяти подаетсясигнал на их обнуление. Одновременно с поступлением входного сигнала запускается генератор 2 пилообразного напряжения, работающий в ждущем режиме и имеющийпериод развертки, равный максимально возможной длительности Тс дискретизациисигнала, а также запускается счетчик 15 времени дискретизации. В этот момент времени ключ 13 замкнут, а выход коммутатора 14 подключен к первому своему входу, поэтому счетчика 15 времени дискретизации, подключенного выходом к второму входу второго сумматора 26.Выход второго сумматора 26 соединен 5 с входом второго квадратора 103 и первымвходом шестнадцатого блока 100 умножения, подключенного вторым входом к выходу двадцать девятого элемента 95 задержки.Выход второго квадратора 103 соеди нен с первым входом семнадцатого блока101 умножения, подключенного вторым входом к выходу седьмого блока 72 деления.Вторые управляющие входы первого 16,второго 17, третьего 18, четвертого 19; пято го 20 и шестого 21 блоков памяти являютсявходами обнуления и управляющими входами дискретизатора.Вход представленного на фиг. 5 блокавозведения в степень подключен к первому 20 и второму входам первого блока 104 умножения и к входу первого элемента 105 задержки, выходом соединенного с первым входом второго блока 106 умножения и с входом второго элемента 107 задержки, вы ходом подключенного к первому входутретьего блока 108 умножения.Выход первого блока 104 умноженияподключен к выходу второй степЕни блока возведения в степень и второму входу вто рого блока 106 умножения.Выход второго блока 106 умножения соединен с выходом третьей степени блока возведения в степень и со вторым входомтретьего блока 108 умножения. Выход последнего является выходом четвертой степени блока возведен, я в степень,Первь,й, второй, третий входы пред 1791822 16после отработки генератором 2 пилообразного напряжения полного цикла на управляющий вход блока 1 выборки-хранения через ключ.13 и первый вход коммутатора 14 подается управляющий сигнал для выборки значения входного сигнала. Одновременно этот же управляющий сигнал поступает на вход обнуления счетчика 15 времени дискретизации, на первые входы управления записью первого 16, второго 17, третьего 18, четвертого 19, пятого 20 и шестого 21 блоков памяти и на вход счетчика 9 отсчетов, Управляющие входы блока 1 выборки-хранения, с первого 16 по шестой 21 блоков памяти, счетчика 9 отсчетов, вход обнуления счетчика 15 времени дискретизации, при подключении к выходу генератора 2 пилообразного напряжения, оказывают упра вля ющее воздействие только при достижении последним наибольшей величины выходного сигнала, С выхода генератора 2 пилообразного напряжения сигнал, пропорциональный текущему времени работы дискретизатора, поступает также на информационный вход четвертого блока 19 памяти, вытесняя хранившуюся там ранее информацлю в пятый блок 20 памяти, а тот, . в свою очередь, перезаписывает свою информацию в шестой блок 21 памяти. Параллельно с записью моментов времени значения выходного сигнала, соответствующие своим моментам времени, заносятся в первый 16, второй 17 и третий 18 блоки памяти, После отработки .нератором 2 пилообразного напряжения трех циклов в блоках памяти будут записаны три значения выходного сигнала (уь 1=-1; 2, 3) и три соответствующих им момента времени (О, 1=1, 2, 3). Далее вступает в работу часть схемы, обеспечивающая вычисление аппроксимационной кривой по выражению (1).Выходной сигнал четвертого блока 19 памяти, пропорциональный моменту времени тз, поступает на первый вход второго блока 27 осреднения, на вход первого блока 28 возведения в степень, на второй вход третьего блока 23 умножения и через первый элемент 29 задержки на первый вход шестого блока 30 умнокения.Сигнал, пропорциональный моменту времени 12, с выхода пятого блока 20 памяти поступает на второй вход второго блока 27 осреднения на вход второго блока 31 возведения в степень, на второй вход четвертого блока 24 умножения и через второй элемент 32 задержки на первый з .од седьмого блока 33 умножения, Аналоги",. м образом сигнал, ггопооциональный моменту времени т 1 ",.,.11 шестого блока 21 памяти постуетий вход второго блошка 27 осреднения, на вход третьего блока 34 возведения в степень, на второй вход пятого блока25 умножения и через третий элемент 35задержки на первый вход восьмого блока 365 умнокения,Сигналы, пропорциональные а (1=3, 2, 1)2с выходов второй степени первого 28, второго 31 и третьего 34 блоков возведения встепень поступают соответственно на пер 10 вый, второй и третий входы третьего блока37 осреднения,С выходов третьей степени первого 28,второго 31 и третьего 34 блоков возведения в степень сигналы, пропорциональные15 т (1=3, 2, 1), поступают соответственно назпервый, второй и третий входы четвертогоблока 38 осреднения.Сигналы, пропорциональные т (=3, 2, 1),4с выходов четвертой степени первого 28,20 второго 31 и третьего 34 блоков возведенияв степень поступают соответственно на первый, второй и третий входы пятого блока 39осреднения,Сигналы, пропорциональные"значени 25 ям уз, у 2, у 1, с выходов первого 16, второго17 и третьего 18 блоков памяти поступаютсоответственно на первый, второй и третийвходы первого блока 22 осреднения, а такжена первые входы третьего 23, четвертого 2430 и пятого 25 блоков умножения.Сигналы, пропорциональные произведению у т (1=3, 2, 1), с выходов третьего23, четвертого 24 и пятого 25 блоков умножения поступают соответственно на пер 35 вый, второй и третий входы шестого блока40 осреднения, а также на вторые входышестого 30, седьмого 33 и восьмого 36 блоков умножения.С выходов произведений шестого 30,40 седьмого 33 и восьмого 36 блоков умножений сигналы, пропорциональные произведению у В (1=3, 2, 1), поступаютсоответственно на первый, второй и третий входы седьмдго 41 блока,осреднения.45 С выходов второго 27, третьего 37, четвертого 38, пятого 39, шестого 40, седьмого41 и первого 22 блоков осреднения снимаются сигналы, пропорциональные статистическим моментам (3) системы двух50 величин т и у.С выхода второго блока 27 осреднениясигнал, пропорциональный величине а 1(3),через четвертый элемент 42 задержки поступает на первый вход девятого блока 4355 умножения.Сигнал, пропорциональный величинеа 2 (3) с выхода третьего блока 37 осреднения поступает через пятый элемент 44 задержки на входы делителя первого 49 ивторого 50 блоков деления, через шестой элемент 45 задержки на вход уменьшаемого первого блока 51 вычитания, через седьмой элемент 46 задержки на вход делителя третьего блока 52 деления, через седьмой 46 и десятый 53 элементы задержки на вход уменьшаемого второго блока 54 вычитания, через восьмой элемент 47 задержки на первый десятого блока 55 умножения, через девятый элемент 48 задержки на первый вход одиннадцатого блока 56 умножения.Сигнал, пропорциональный величине аз (3), с выхода нетвертага блока 38 осреднения через одиннадцатый элемент 57 задержки поступает на вход делителя четвертого блока 62 деления, через двенадцатый элемент 58 задержки на вход уленьшаемого третьего блока 63 вычитания, через тринадцатый элемент 59 задержки на вход делителя пятого блока 64 деления, через четырнадцатый элемент 60 задеркки на вход делителя шестого блока 65 деления, через четырнадцатый 60 и шестнадцатый 66 элементы задержки на вход уменьшаемого четвертого блока 67 вычитания, через пятнадцатый элемент 61 задержки на первый вход двенадцатого блока 68 умножения.Сигнал, пропорциональный величине а 4 (3), с выхода пятого блока 39 осреднения поступает на первый вход тринадцатого блока 69 умножения, на первый вход четырнадцатого блока 70 умножения, на втоаой вход девятого блока 43 умножения, на вход делимого третьего блока 52 деления, на второй вход десятого блока 55 умножения и через семнадцатый элемент 71 задержки на вход делителя седьмого блока 72 деления.Сигнал, пропорциональный величине а 5 (3), с выхода шестого блока 40 осреднения через восемнадцатый элемент 73 заде ржки поступает на второй вход тринадцатого блока 69 умножения,Сигнал, пропорциональный величине а 6 (3), с выхода седьмого блока 41 осреднения через девятнадцатый элемент 75 задержки поступает на вход уменьшаемого пятого блока 74 вычитания, через двадцатый элемент 76 задержки на вход уменьшаемого шестого блока 78 вычитания, через двадцать первый элемент 77 задержки на вход уменьшаемого седьмого блока 79 вычитания.Сигнал, пропорциональный величине а 7 (3), с выхода первого блока 22 осреднения через двадцать второй элемент 80 задержки поступает на второй вход четырнадцатого блока 70 умножения,Сигнал, пропорциональный произведению величин а а 5, с выхода праиэведения тринадцатого блока 69 умножения ппступает на вход делимого четвертага блока62 деления с выхода частного которого сигал анал, пропорциональный величинеа,поступает на вход вычитаемага пятага блока 74 вычитания. С выхода частного пятагаблока 74 вычитания сигнал, прапорцианальйл25ный разнице а 6 - , через двадцатьтретий элемент 85 задержки поступает навход уменьшаемого восьмого блока 83 вычитания и через двадцать четвертый элемент86 задержки на вход вычитаемаго девятого15 блока 87 вычитания,Сигнал, пропорциональный произведению величин а а 7, с выхода произведения четырнадцатого блока 70 умноженияпоступает на вход делимого псрвага блока20 49 деления с выхода частного катарага сигнал, пропорциональный частному от делеЖ й 7ния, поступает на вход вычитаемагошестого блока 78 вычитания, сигнал разно 25 а а 7СТИ а 6 - аг С ПОСЛЕДНЕГО ПОСтУПаЕТ Навход делимого васьмога блока 81 деления,Сигнал, пропорциональный произведению величин а 1 а с выхода праиэведе 30 ния девятага блока 43 умножения поступаетна входы делимого второго 50 и пятога 64блоков деления, Сигнал, прапорциональй 1 йный частному ат деления ---- с выходаО.г35 частного второго блока 50 деления поступает на вход вычитаемога третьего блока63 вычитания, с выхода разности катарагасигнал, пропорциональный разностиа 1 а 440 аз - , пОступает на входы делителявосьмого 81 и девятого 82 блоков деления,Сигнал, пропорциональный частному от деления величин (аб - ).(дз - )аг, дг45 входящих в выражение (5), с выхода частного восьмого блока 81 деления поступает навход вычитаемого восьмого блока 83 вычитания, сигнал разности которого, пропорциональный величине числителя выражения50 (5), поступает на вход делимого десятогоблока 84 деления.Сигнал, пропорциональный частному ота 1 Сцделения, с выхода частного пятога55 Блока 64 деления поступает на вход вычитаемого первого блока 51 вычитания, с выходакоторого сигнал, пропорциональный разноа 1 асти аг - , через двадцать шестой