Устройство для задания тестов

(51) В 23/02 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУБюл. У 10ов8. 8)свидетельство СССРС 05 В 23/02, 1981.идетельство СССРС 11 С 29/00, Ч 983.идетельство СССРС 11 С 29/00, 1982,(54) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТОВ(57) Изобретение относится к регулирующим и управляющим системам общегоназначения и может быть использованодля испытаний, контроля и диагностики неисправностей устройств ввода-вывода двоичной информации. Цель изобретения - расширение области применения устройства за счет возможностиосуществления контроля блоков коррекции ошибок, входящих в состав запоминающих устройств, путем введения17 12970го регистра 14 не проходит через блок15 элементов И. На выходах блока 15элементов И нулевые потенциалы, поступающие на один из входов блоков16 и 34 элементов ИСКЛЮЧАЮЩЕЕ ИЛИкоторые при этом пропускают сигналы,поступающие с выходов 35 регистра 10числа и с выходов 42 блока 18 кодирования в прямом коде на входы блока 19декодирования. 1 ОЕсли ошибок в проверяемом кодере18 нет, то на первой группе выходовблока 19 декодирования информация будет точно такая же, как и на выходах35. В этом случае, блок 31 сравнения 15дает заключение о равенстве эталоннойинформации на выходах 35 и на выходах блока 19 декодирования, Это означает, что в проверяемом блоке 18 ко -дирования нет ошибок кратностью 2 и 20более,Если информация на обеих группахвходов блока 31 сравнения неодинакова, .то дается заключение о наличииошибок кратностью 2 и более в блоке 2518 кодирования. В этом случае блок19 декодирования не в состояниискорректировать многократную ошибкуи неверная информация проходит навыходы блока декодирования декодера. 30В результате прибор контроля производит останов для выяснения характераошибки. Положительный результат сравнения информации не свидетельствуето полной исправности проверяемогоблока 18 кодирования, так как в случае наличия в нем однократной ошибкиблок 19 декодирования скорректируетэту ошибку и неисправность будет "замаскирована" блоком 19 декодирования. 40Для выявления однократной ошибкипереходят к второму этапу проверки,Для этого необходимо включить тумблер в блоке 29 отключения ошибки.Приэтом сигналы с выходов сдвигающего 45регистра 14 "Бегущая "1" будет проходить через блок 15 элементов Ии на входы блоков ИСКЛЮЧАЮЩЕЕ ИЛИ 16и 34. При этом тот разряд блоковИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 34, на который 50поступила в данный момент времени,виде, т.е, искажать истинное значение информации, что означает внесение 55искусственной ошибки в каждый разрядинформации, поступающей на входы блока 19 декодирования. В этом случае,18 18если в блоке 18 кодирования была од" нократная ошибка, поступившая на один иэ входов блока 19 декодирования, то к ней добавляется другая ошибка. При попадании этих двух ошибок в один разряд внутри блока 19 декодирования (это обязательно происходит,так как ошибка вносится последовательно в каждый разряд информации, поступающей на входы блока 19 декодирования) данный разряд блока декодирования нескорректирует ошибку, которая поступила из блока 18 кодирования, так как корректируется только однократная ошибка, т.е. ошибка, находящаяся в проверяемом блоке 18 кодирования будет выявлена (демаскирована) эталонным блоком 19 декодирования с помощью искусственно внесенной второй ошибки. Если же в проверяемом кодере блоке 18 кодирования ошибок не было то внесенная искусственная ошибка, поступая последовательно на каждый из входов блока 19 декодирования, будет скорректирована в каждом из разрядов блока 19, В этом случае на выходах блока декодирования будет правильная информация. Таким образом, ошибки кратностью 2 и более выявляются без внесения искусственной однократной ошибки, а однократные - только при внесении искусственным путем второй однократной ошибки.При наличии ошибок на входах блока 19 декодирования (или внутри блока 19) блок 20 обнаружения ошибок фиксирует на своем выходе сигнал нулевой полярности, который включает элемент 21 индикации ошибки и поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 на первый вход которого подается потенциал с выхода блока 29 отключения ошибки. При этом возможны два варианта. В первом случае, когда искусственная ошибка не вводилась на входы блока 19 декодирования, с выхода блока 29 отключения ошибки на первый вход элбчента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 поступает логическая "1",При этом, если в блоке 20 обнаружения ошибки не было зафиксировано ошибок, то на обеих входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 будут единичные сигналы, что обуславливает на его выходе нулевой потенциал, который записывается в Д-триггера 23 с приходом импульса, поступившего с второго выхода генера35 40 45 50 55 19 12тора 5 импульсов через элемент 22 задержки на синхровход Д-триггера 23.В этом случае на инверсном выходеД-триггера 23 будет записана "1", которая подается на элемент 25 индикации, который в этом случае остаетсявыключенным, и на первый вход элемента И 32, Этот сигнал не останавливает работу генератора 5 импульсов, так как ошибка не вводиласьи поэтому не была обнаружена.Если при отключенной ошибке вблоке 29 отключения ошибок блок 20обнаружения ошибок зафиксирует неисправность, то на первом входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 будет нулевойпотенциал, а на втором по-прежнемуединичный. В этом случае в Д-триггер23 записывается "1", т.е. на инверсном на выходе будет " который включает элемент 25 индикации ( высвечивается табло "Брак, и нулевой потенциал через элемент И 32 останавливает работу генератора 5 импульсов.Этосвидетельствует о наличии ошибок впроверяемом блоке 18 кодирования,Второй вариант работы - когда вблоке 29 отключения ошибок включенаошибка. В этом случае, если ошибокв проверяемом блоке 18 кодированиянет, то блок 31 сравнения зафиксирует равенство сигналов на его обеихвходах. Поэтому останова генератора 5 через элемент И 32 не будет.На выходе блока 20 обнаружения ошибок будет 0", свидетельствующий обобнаружении искусственно введеннойошибки. В этом случае на обеих входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30будут сигналы "0", в Д-триггер 23записывается 0, на инверсном выходеД-триггера 23 будет "1", свидетельствующая о правильном обнаружениивведенной ошибки. Потенциал "1" невключает элемент 25 индикации и неостанавливает через элемент И 32работу генератора 5 импульсов,Если же в проверяемом блоке 18кодирования есть ошибка, то блок 19декодирования не исправляет ошибки,так как ошибок 2 (одна введенная иодна естественная в блоке 18 кодирования). В этом случае блок 31 сравнения фиксирует неравенство, на еговыходе будет "0", который проходитчерез элемент И 32 и останавливаетработу генератора 5. При этом в Дтриггер 23 записывается "0", элемент 97018 20 25 индикации не включается, т.е.ошибка была и она обнаружена, Такимобразом, останов генератора 5 происходит от блока 31 сравнения в случае наличия ошибок в информации навыходах блока 19 декодирования (декодер не корректирует ошибок), а останов от триггера 23 будет при обнаружении ошибок блоком 20 при усло вии, что ошибка в блоке 29 не вклюалась, а также в случае обнаруженияошибок в блоке 20 при включеннойошибке в блоке 29, что свидетельствует о неисправности в блоке 20 обнару жения ошибок.Аналогично осуществляется проверка блока 19 декодирования и блока 20обнаружения ошибок при замещении соответствующего эталонного блока прозеряемым. При этом признаком исправности блока 18 кодирования и блока19 декодирования является равенствокодов на входах блока 31 сравнения,а признаком исправности блока 20 25обнаружения ошибок - потенциал 011 вна выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30при включении и отключении ошибок вблоке 29 отключения ошибки.В случае отсутствия ошибок в контролируемых блоках 18 - 20 заключение об исправности этих блоков дается при включении элемента 28 индикации, в котором зажигается табло"Норма". При этом возможны два варианта включения элемента 28 индикации.В первом случае, когда ошибка в блоке 29 отключена, коммутатор 27 пропускает сигнал с инверсного выхода Д-триггера 26 на элемен." 28 индикации. В исходном положении Д-триггеры 23 и 26 установлены в положение "1" с помощью кнопки в блоке 24 сброса, Д-триггер 26 переключается в положение вО" с приходом положительного перепада фронта на синхровход С, который поступает с выхода последнего разряда регистра 10 числа, что свидетельствует об окончании полного цикла проверки испытуемого блока.Во втором случае, когда ошибка в блоке 29 включена, коммутатор 27 запоминает и пропускает сигнал с выхода последнего разряда сдвигающего регистра 14 на вход элемента 28 индикации. При этом табло "Норма" включается после того, как признак ошибки пройдет по всем разрядам сдвигаю21 129 щего регистра 14, т.е. ошибка поочередно будет введена в каждый иэ разрядов блока 19 декодирования.В случае останова генератора 5 импульсов нулевым потенциалом с выхода элемента И 32 в блоке 17 индикации высвечивается номер разряда (один из 45 для корректирующего кода "45, 36"), в который внесена искусственная ошибка. Одновременно в блоке 31 сравнения индицируется номер разряда, в котором произошло несравнение эталонной и считанной из блока 19 декодирования информации. По результатам индикации блока 17 и блока 31 сравнения с помощью порождающей матрицы корректирующего кода "45, 36" с мажоритарным декодированием производится диагностика неисправности объекта контроля (блока 18 кодирования, блока 19 декодирования или блока 20 обнаружения ошибок).Формула изобретения Устройство для задания тестов по азт.св. У 1038926, о т л и ч а ю - щ е е с я тем, что, с целью расширения области применения устройства, введены сдвигающий регистр второй блок элементов И, два блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок индикации, блок кодирования, блок декодирования, ,блок обнаружения ошибок, три элемента индикации, элемент задержки, два Д-триггера, блок сброса, коммутатор, блок отключения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок сравнения, второй дополнительный элемент И и элемент НЕ, соединенный входом с выходом блока отключения, с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым входом второго коммутатора, а выходом - с первой группой входов второго блока элементов И, подключенного второй группой входов к разрядным выходам сдвигающего регистра, за исключением последнего разряда сдвигающего регистра, соединенного первым и вторым управляющими входами соответственнос выходом предпоследнего разряда сдвигающего регистра и с управляющим входом устройства, а первым синхровходом - с выходом последнего разря 7018 22да регистра чисел, и с С-входомпервого Д-триггера, подключенногоД-входом к шине "Логический ноль",а инверсным выходом - к второму вхо ду второго коммутатора, связанноговыходом с вхоцом первого элементаиндикации, а третьим входом - с выходом последнего разряда сдвигающегорегистра, подключенного первым установочным входоМ к шине Логиче 1ская единица", группой вторых установочных входов - к шине "Логический ноль , а вторым синхровходом -к второму выходу генератора тактовыхимпульсов и через элемент задержки -к С-входу второго Д-триггера, соединенного Я-входом с выходом блокасброса, с 8-входом первого Д-триггера и с четвертым входом коммутато-ра, Д-входом - с выходом элементаИСКЛЮЧАЮЩЕЕ ИЛИ, а инверскым выходом - с входом второго элемента ин -дикации и с первым входом второгодополнительного элемента И, подключенного выходом к второму входу генератора тактовых импульсов, а вторым входом - к выходу блока сравнения, связанного первой группой вхо,дов с первыми выходами блока декоди дрования, а второй группой входов - свыходами регистра числа, с первойгруппой входов первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и входами блокакодирования, подключенного выходами 35 к первой группе входов второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, связанного выходами с первой группой входовблока декодирования, а второй группой входов - с первой группой выходов второго блока элементов И, подключенного второй группой выходовк второй группе вхсдов первого блока ИСКЛОЧАЮЩЕЕ ИЛИ, подключенноговыходами - к второй группе входовблока декодирования, соединенноговторой группой выходов с входамиблока обнаружения ошибок, подключенного выходом к входу третьего элемента индикации и .второму входу эле мента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы блокаиндикации связаны с первой и второйгруппой выходов второго блока элементов И.1297018 В блоке 29 В блоке 20 ффОфф Нет Нет Нет Нет Да нОф Да Да Ошибкавключена Ошибкаобнаружена Признак неисправностина выходеэлемента 301297018 Составитель Н.Горбуновасарда Техред А.Кравчук Корректор Г. Решетни дакто ееаз 779/5 оизводственно-полиграфическое предприятие, г.ужгород, ул.Проектная,Тираж 8 б 4 ВНИИПИ Государственн по делам изобрете 113035, Москва, ЖПодписноего комитета СССРий и открытийРаушская наб д.4512 искусственной однократной ошибки в каждый разряд блока коррекции. Устройство содержит блок 1 установки адреса, первый счетчик 2 импульсов, дешифратор 3, второй формирователь 4 импульсов, генератор 5 тактовых импульсов, первый формирователь б импульсов, блок 7 задания начального кода, блок 8 сумматоров, коммутатор 9, регистр 10 числа, первый блок 11 элементов И, первый дополнительный элемент И 12, блок 13 управления, сдвигающий регистр 14, второй блок 15 элементов И, первый блок 16 эле 97018ментов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 17 индикации, блок 18 кодирования, блок 19 декодирования, блок 20 обнаружения ошибок, третий элемент 21 индикации, элемент 22 задержки, второй 0-триггер 23, блок 24 сброса, второй элемент 25 индикации, первый 0-триггер 26, второй коммутатор 27, первый элемент 28 индикации, блок 29 отключения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 30, блок 31 сравнения, второй дополнительный элемент И 32, элемент НЕ 33, второй блок 34 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 6 ил.Изобретение относится к регулирующим и управляющим системам общегоназначения, а также к вычислительнойтехнике, в частности к запоминающимустройствам, и может быть йспользовано для испытаний, контроля и диагностики неисправностей устройств ввода-вывода двоичной информации, в томчисле запоминающих устройств.Для выявления однократных ошибокблока коррекции, использующегося вЗУ, к которым предъявляются требования по исправлению однократных ошибок(как более вероятных), необходимо перевести однократную ошибку в двухкрат ную путем введения искусственнойошибки последовательно в каждый разряд блока коррекции. Возникающая приэтом двухкратная ошибка в неисправномразряде блока коррекции не корректируется в нем и прибор контроля фиксиорует характер ошибки. Ошибки болеемвысокой кратности (2 , 3 и т.д.кратности) обнару,иваются в блоках. 25коррекций с помощью известного устройства для задания тестов. Для этогодолжен быть предусмотрен режим отключения дополнительного теста, формирующегося с помощью предлагаемого тех-нического решения.30Цель изобретения - расширение области применения устройства за счетвозможности осуществления контролятаких ответственных компонентов ЗУ,как блоки коррекции ошибок, 35На фиг, 1 приведена функциональная схема устройства; на фиг,2 - схема блока задания начального кода; на фиг.З - схема блока кодирования;, на фиг. 4 - схема 1-го разряда блока 19 декодированияна фиг.5 - пример порождающей Н-матрицы, корректирующего кода. "45, 36"; на фиг.б - схема блока обнаружения ошибок.Устройство содержит блок 1 установки адреса, первый счетчик 2 импульсов., дешифратор 3, второй формирователь 4 импульсов, генератор 5 тактовых импульсоз, первый формирователь 6 импульсов, блок 7 задания начального кода, блок 8 сумматоров, коммутатор 9, регистр 1 О числа,первый блок элементов И 11, первый дополнительный элемент И 12, блок 13 управления, сдвигающий регистр 14, второй блок 15 элементов И, первый блок 16 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 17 индикации блок 18 кодирования, блок 19 декодирования, блок 2 О обнаружения ошибок, третий элемент 21 индикации, элемент 22 задержки, второй:0-триггер 23, блок 24 сброса, второй элемент 25 индикации, первый 0-триггер 26, второй коммутатор 27, первый элемент 28 индикации, блок 29 отключения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 30, блок 31 сравнения, второй дополнительный элемент И 32, элемент НЕ 33, второй блок 34 элементов ИСИПОЧАЮЩЕЕ ИЛИ, первую и вторую группы выходов 35 и 36 устройства, выходы Зl блока 7 задания начального кода, выход 38 первого формирователя импульсов, первый 39, третий 40, 3 12970 второй 41 выходы блока управления, выходы 42 кодирующего блока, управляющий вход 43 устройства.Блок 7 задания начального кода (фиг.2) содержит элемент И 44, элемент 45 задержки, элемент И-НЕ 46, сдвигающий регистр 47, установочный регистр 48 переключатель 49.Блок 13 управления (фиг.2) содержит кнопку 50 сброса, триггер 51, 10 переключатель 52.Блок 18 кодирования (фиг.З) со 1 держит сумматоры 53 - 61 по модулю 2, на которые подается информация в соответствии с порождающей Н-матри цей, приведенной на фиг.5.Блок 19 декодирования (фиг,4) содержит блок 62 мажоритарных элементов, сумматоры 63 по модулю 2. Блок 19 декодирования для корректирующего 20 кода "45, 36" содержит 36 одинаковых разрядов в соответствии с разрядностью скорректируемой информации, Количество мажоритарных элементов 62 равно количеству разрядов блока 19 25 декодированияКоличество сумматоров 63 по модулю 2 вдвое больше. На входы сумматоров по модулю 2 заведены разряды информации в соответствии с Н-матрицей (фиг.5). Пример органи зации первого разряда блока 19 декодирования показан на фиг,4. На первый сумматор 63 заведены 28 и 37 разряды, на второй сумматор 63 - 1, 915 и .38 разряды, Сам корректируемый 1-й разряд заведен непосредственно на один из входов мажоритарного элемента 62.Два других входа мажоритарного элемента 62 соединены с соответствующими выходами сумматоров 40 63 по модулю 2. Выход мажоритарного элемента 62 является первым информационным выходом скорректированной информации, соединенным с первым выходом 35 устройства. Аналогично вы полнены и другие разряды блока 19.Блок 20 обнаружения ошибок (фиг.6) содержит элемент И 64 и блок трехвходовых элементов 65 сравнения.Блок 1 установки адреса преднаэна. 50 чен для фиксации счетчика 2 импульсов в положении "0" или "1" при локализации неисправностей в проверяемом блоке, а также для сокращения разрядности счетчика в зависимости 55 от информационной емкости объекта испытаний, В опытном варианте в блоке установки адресов применен 16-раз" 18 4рядный тумблерный регистр, обеспечивающий установку разряда счетчика в ,одно из трех положений "1", "0",Счет".Счетчик 2 импульсов предназначен для формирования полного набора управляющих символов, стимулирующих входное воздействие на адресные шины контролируемого блока, а также для получения информации о конце цикла программы контроля. В опытном образце использован 16-разрядный счетчик импульсовДешифратор 3 служит для получения сигнала запуска формирователя 4 импульсов при достижении максимального состояния счетчика 2 импульсов,Второй формирователь 4 имгульсов необходим для установки в исходное положение регистра 10 числа, счетчика 2 импульсов, запуска первого формирователя 6 импульсов и подготовки генератора 5 тактовых импульсов к работе в следующем цикле. Формирователи 4 и 6 импульсов выполнены на стандартных логических .элементах И-НЕ,Генератор 5 тактовых импульсов вырабатывает последовательность импульсов для изменения состояния счетчика 2 импульсов, регистра 10 числа и сдвигающего регистра 14. В опытном образце применен генератор на микросхемах И-НЕ с периодом следования импульсов 0,5; 1; 2; 4; 10000 мкс.Первый формирователь 6 импульсов управляет работой блока 7 задания начального кода и блока И 11 элементов, Блок 7 задания начального кода формирует исходный код тестовой программы в виде 20-разрядного двоичного числа, меняющего свое значение после прохождения полного цикла контроля испытуемого блока, Блок 8 сумматоров с кольцевым переносом вырабатывает тесты типа "Псевдослучайный код". Для повышения быстродействия в опытном образце применен 20- разрядный сумматор на микросхемах 133 ИМЗ с переносом, запоминаемым на счетных триггерах.Коммутатор 9 предназначен для трансляции кода числа с блока 8 сумматоров или с -го выхода на ь + 1 вход регистра 10 числа. Коммутатор 9 переключается с блока 13 управления в зависимости от режима, выбранного оператором. Коммутатор 9 выполнен на логических элементах 2 И-ИЛИ-НЕ, 5 129701Регистр 10 числа служит для запоминания двоичного кода, поступающего с коммутатора 9. В опытном образце используют 20-разрядный регистр числа на 0-триггерах со счетным входом (микросхемы серии 1 ЗЗТМ 2).Блок 11 элементов И является буФерным каскадом в цепи импульсной установки в регистр 10 числа исходного кода, поступающего с блока 7 10 начального кода.Элемент запрета И 12 запрещает прохождение счетных импульсов на регистр 10 числа. Сигнал запрета подается с блока 13 управления в режиме формирования теста Постоянный код".Блок 13 управления служит для установки н исходное состояниерегистра 1 О числа, счетчика 2 импульсов, генератора 5 тактовых импульсов, бло ка 7 задания начального кода, а также для управления работой коммутатора 9 и элемента И 12. Изменение режимон работы осуществляет оператор с помощью кнопки 50 и переключателя 25 52, введенных на панель управления,Сдвигающий регистр 14 формирует сигнал "Бегущая 1" для поочередного внесения ошибки в каждый из разрядов входной информации блока 19 декодиро вания. Исходная информация в виде кода 001 вводится н регистр 14 при поступлении на второй управляющий вход (7 ) потенциала, "1" из прибо. - ра контроля, куда входит устройство для задания тестов. Этот сигнал Формируется в приборе контроля в режиме записи информации, При этом с поступлением из генератора 5 синхросигнала на второй синхровход С регистЯ ра 14 происходит записькода, действующего на входах Д Д , При перехо 46де прибора контроля в режим считыва. - ния со сравнением (т,е, с анализом на блоке 31 сравнения) потенциал на втором управляющем входе Ч становится нулевым, что соответствует разрешению сдвига информации, который происходит при поступлении на первый синхровхпд С синхросигналов. Этот ну. 50 .левой потенциал на втором управляющем входе Ч запрещает запись инфор 2мации с входов Д Д на время ра 1 4 бботы прибора контроля в режиме считывания, При переключении прибора контроля н режим записи работа регистра 14 повторяется.В опытном образце для проверки коцирующе-декодирующих блоков 18 - 20 8 6с корректирующим кодом 45, 36" используют 46-ти разрядный сдвигающий регистр на микросхемах 133 ИР 1.Блок 15 элементов И служит для запрещения прохождения сигналов с сдвигающего регистра 14 на входы блоков 16 и 34 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ в режиме отключения ошибки. Сигнал запрета поступает из блока 29 отключения ошибки через элемент НЕ 33.Блоки 16 и 34 элементон ИСКЛЮЧАЮЩЕЕ ИЛИ обеспечивают инверсию значения сигнала того разряда, на который ,в данный момент поступает "1" из сдвигающего регистра4 через блок 15 элементов И, При этом вводится искусственная ошибка на один из входов блока 19 декодирования, В опытном образце блоки 16 и 34 позволяют использовать 45-разрядный код и реализованы на. микросхемах 133 ЛП 5. Блок 17 индикации необходим для высвечивания в момент останона при" бора контроля номера разряда, в который вводится в данный момент времени ошибка для дальнейшего анализа характера ошибки. В опытном образце используется 45-разрядный индикатор на светодиодах., Блок 18 кодирования служит 7 для формирования избыточной информации, необходимой для обнаружения и коррекции ошибок в блоке 19 декодирования и блоке 20 обнаружения ошибок, В опытном образце для корректирующего кода "45, 36" используется 9-разрядный блок кодирования, обеспечивающий обнаружение и коррекцию ошибок 36-разрядной информации, с мажоритарным декодированием. В блоке 18 кодирования формируется избыточная информация (дополнительные разрядь). В конкретном случае основная информация содержит 36 разрядов, а избыточная 9. При этом 37-й избыточный разряд формируется при сложении значений разрядов, отмеченных в строке 37-го разряда Н-матрицы (Фиг,5), на сумматоре по модулю 2, При этом на входы первого сумматора 53 заведены в соответствии с Н-матрицей 18 разряды. На входы второго сумматора 54, формирующего на своем выходе информацию 38-го избыточного разряда, заведены 1, 9 15 разряды и т,д.Блок 19 декодирования осуществляет исправление однократных ошибок и129701формирует промежуточные признакиошибок для блока 20 обнаружения ошибок. В опытном образце для корректирующего кода "45,36" используется36-разрядный блок 19 декодирования,обеспечивающий исправление однократных ошибок в 36-разрядной информации.Блок 19 декодирования работает следующим образом,Для примера Рассмотрим работу пер- щвого разряда блока 19 декодирования.В первом разряде блока 19 обеспечивается коррекция (исправление) 1-горазряда информации. Если на вход блока 19 поступает информация с искаженным значением 1-го разряда, то этаневерная информация попадает на одиниз входов мажоритарного элемента 62.На другие входы мажоритарного элемента поступают суммарные значения с выодов сумматоров 63 по модулю 2. Этизначения на обеих выходах сумматоров63 равны истинному значению первогоразряда информации, так как суммаполучается сложением по модулю 2 тех 25разрядов, какие участвуют в формировании избыточных разрядов, содержащихинформацию о первом разряде. Так,например, первый разряд попадает насумматоры формирования 37 и 38-го 30избыточных разрядов (фиг.З) блока 18кодирования. Следовательно, на первыйсумматор 63 заводятся все разряды,кроме первого (включая избыточный37-й разряд), участвовавшие в формировании 37-го разряда. Аналогично,на втором сумматоре 63 заводятся .всеразряды кроме первого (включая 38-йразряд), участвовавшие в формировании38-го разряда. Исходя из условия исправления только однократных ошибок(ошибка в 1 разряде на входе декодера 19) будем полагать, что на всеостальные входы 2 15, 37, 38 разрядов обеих сумматоров 63 поступает 45правильная информация. В этом случаена выходах обеих сумматоров правильнаяинформация, соответствующая истинноЪму значению первого разряда. При этомна два из трех входов мажоритарного 50элемента 62 поступает правильное значение первого разряда. Мажоритарныйэлемент 62 формируетна своемвыходеправильное значение, соответствующееистинному значению 1-го разряда информации, т,е, мажоритарный элемент62 выполняет функцию выбора сигналапо большинству значений на его входах. Аналогично выполняется коррек 8 8ция однократной ошибки и в другихразрядах информации,Блок 20 обнаружения ошибок формирует окончательный признак однократных и двухкратных ошибок. Особенностью блока 20 обнаружения ошибок является то, что входы трехвходовыхсхем 65 сравнения подключены не ковсем разрядам блока 19 декодирования, а только к 5 разрядам - к 1,16, 27, 34 и 36. Это объясняется тем,что эти разряды блока 19 декодирования имеют информацию обо всех разрядах информации, поступающей навходы блока 19. Таким образом, длякорректирующего кода 45, 36 разрядовминимально необходимая разрядностьблока 20 обнаружения ошибок - 5.Схема блока 20 обнаружения ошибок обеспечивает обнаружение всех однократныхи двухкратных ошибок, При этом формируется сигнал неисправности, поступающий на выход блока 20 обнаружения,ошибок.Блок 20 обнаружения ошибок работает следующим образом,Если в каком-либо разряде блока 19декодирования на входы соответствующего мажоритарного элемента 62(фиг.4) поступают разноименные значения информации, что свидетельствует о наличии однократной или двухкратной ошибки, то эти .сигналы обязательно попадают на один или несколько элементов 65 сравнения, Приэтом, вследствие неравнозначностисигналов, схема сравнения на своемвыходе формирует сигнал нулевой полярности, который проходит через элемент И 64 и поступает на выход блока20 обнаружения ошибок в виде сигналаошибки нулевой полярности.Блок 18 кодирования, блок 19 декодирования и блок 20 обнаружения ошибок являются в зависимости от ситуации объектами контроля или эталоннымиустройствами, Причем, объектом контроля может быть только один из трехуказанных блоков, а два других должны быть эталонными, прошедшими всенадлежащие виды контроля.Элемент 21 индикации сигнализирует о наличии ошибки, зафиксированнойв блоке 20 обнаружения ошибок. Элемент 22 задержки осуществляет задержку сигнала относительно импульсасдвига на время переходных процессовв блоках 14, 15, 16, 18, 19, 20. Дтриггер 23 запоминает сигнал ошибки, 12970поступающий из блока 20 обнаружения ошибок через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 30. Блок 24 сброса необходим для приведения Д-триггеров 23 и 26 и коммутатора 27 в исходное состояние. Сигнал сброса формируется с помощью кнопки.Элемент,25 индикации включается в положение "Брак", если в Д-триггер 23 записывается сигнал ошибки., В 10 опытном образце элемент 25 индикации,выполнялся на светодиоде.Д-триггер 26 служит для формирования сигнала окончания цикла контроля, который проходит через комму татор 27 и включает элемент 28 индикации "Норма".Коммутатор 27 пропускает сигнал с выхода Д-триггера 26 или с выхода, 46-го разряда сдвигающего регистр 20 4 на элемент 28 индикации.Элемент 28 индикации включается в положение "Норма" в режиме отключения ошибки от Д-триггера 26, а в режиме с включением ошибки - от 46-го 25 разряда сдвигающего регистра 14. В опытном образце элемент 25 индикации выполнялся на светодиоде.Блок 29 отключения ошибки необ ходим для управления устройством при 30 переключении его в режим работы без внесения искусственной ошибки или в режим с имитацией однократной ошибки. В опытном образце блок 29 выполнялся в виде тумблера, формирующего 35 логический "0" при включении ошибки и логическую "1" при отключении ошибки.Элемент ИСКЛЮЧЛОЩЕЕ ИЛИ 30 формирует признак ошибки в зависимости от 40 режима работы.При этом признак неисправности на выходе элемента 30 будет только в случае появления признака ошибки на выходе блока 20 обнару- жения ошибки при отключенной ошибке в блоке 20 или в случае отсутствия сшибки при включении ошибки в блоке 29. Таблица истинности работы элемента 30 описывается следующим обра 50 Блок 31 сравнения проверяет на идентичность эталонную информацию с выхода регистра 10 числа и информацию с выхода блока 19 декодирова ния, При неравенстве эталонной и проверяемой информации блок 31 сравнения формирует сигнал неравенства и высвечивает номера разрядов, в кото 18 10рых произошло несравнение. В опытном образце 36-разрядный блок 31 сравнения выполнялся на микросхемах133 ЛП 5 со светодиодной индикацией неисправных разрядов.Элемент И 32 пропускает сигнал ошибки нулевой полярности с выхода блока 31 сравнения и с выхода Д-триггера 23 на вход останова генератора 5 импульсов.В опытном образце в целях экономии оборудования повышения быстроцействия и улучшения условий работы оператора используются 20-разрядные блоки 7 - 11. Следовательно, эталонная информация на выходе 35 регистра10 числа была 20-разрядной для объектов контроля (блоков 18 - 20), для корректирующего кода "45, 36" с мажоритарным декодированием - 36. Поэтому выходная информация с выхода 35 регистра 10 числа в опытном образце распараллеливалась на входах блоков 16, 18 и 31. Так, например, с выхода 1-.го разряда регистра 10 числа информация подается на 1 и 21 разряды входов блоков 16, 18, 31, с выхода 2-го разряда регистра 10 числа - на 2 и 22 разряды входов блоков 16, 18ои 31 и т.д. Вероятность пропуска ошибок при таком сокращении разядности блоков 7 - 11 менее 10 , что вполне допустимо для контрольной аппаратуры. Принципиального ограничения в разрядности блоков 7 - 11 нет.Устройство работает следующим образом.Устройство обеспечивает формирование тестов типа Псевдослучайный код", "Сдвиговый код", "Постоянный код , а также вновь введенного теста проверки кодирующе-декодирующих блоков, входящих в состав ЗУ с обнаружением и исправлением ошибок.Исходное состояние устройства для задания тестов определяется переключателем 49 (фиг.2) тумблеров 48 установочного регистра в блоке 7 задания начального кода, переключателем 52, кнопкой 50 в блоке 13 управления и тумблером в блоке 29 отключения ошибки.Формирование теста типа Псевдослучайный код", Для работы в этом режиме оператор устанавливает переклю-, чатель 52 (фиг,2) в блоке 13 управления в положение Перем,. Положение переключателей 49 и установочного регистра 48 в блоке 7 задания началь 11 12970 ного кода может быть произвольным в зависимости от.выбранной вариации (т.е, со сдвигом начального кода или без него), а также с произвольным начальным кодом, набираемым на тумблерах установочного регистра 48), Положение тумблера в блоке 29 отключения ошибки безразлично, так как выходная информация снимается в этом режиме с выходов 35, а блоки 14 - 33 10 в работе не участвуют.С блока 13 управления подается сигнал на управляющий вход коммутатора 9, разрешающий прохождение двоичного числа с выхода блока 8 суммато ров на Д-входы регистра 10 числа, Одновременно с блока 13 управления поступают сигналы разрешения на управляющий вход элемента И 12. Для приведения устройства в исходное состоя .ние в блоке 13 управления формируется сигнал сброса, который проходит через формирователь 4 импульсов и устанавливает в начальное состояние счетчик 2 импульсов, регистр 10 чис ла, генератор 5 тактовых импульсов и поступает на формирователь 6 импульсов, где по заднему фронту вырабатывается сигнал, устанавливающий в исходное состояние блок 7 задания началь ного кода, в котором оператор предва- рительно набирает исходный код с помощью регистра 48. Исходный код с выхода блока 7 установки начального кода через блок 11 элементов И запи сывается в регистр 10. числа, формируя двоичный код, который является первым испытательным информационным стимулом псевдослучайного теста. Затем тактовые импульсы с генератора 5 40 импульсов поступают на счетный вход счетчика 2 импульсов и через элемент И 12 - на счетный вход регистра 10 числа.Исходное число с блока 7 задания 45 начального кода поступает на вторые А-входы блока 8 сумматоров, на первые В-входы которого приходит двоичный код с выхода регистра 10 числа. В блоке 8 сумматоров происходит 50 сложение исходного числа с кодом, ранее записанным в регистр 10 числа с блока 7 заданий начального кода. Например, из блока 7 задания начального кода поступает число 0001001 55 (для примера взято восьмиразрядное слово), которое является первым про,верочным стимулом. Вторым провероч 18ным стимулом является результат отсложения000110010001100100110010,С выхода блока 8 сумматоров двоичный код транслируется через коммутатор на Д-входы регистра 10 числа и при поступлении первого тактового импульса с элемента И 12 записывается в него. Так заканчивается формирование второго информационного стимула, который с выходов 31 регистра 10 числа посылается в испытуемый блок и на первый В-входы блока 8 сумматоров, где происходит сложение результирующего кода с исходным кодом, т.е.00 10010+0001100101001011 .При поступлении на С-вход реги.тра. 10 числа тактового импульса результат суммирования записывается через коммутатор 9 в регистр 10 чисга, образуя третий испытательный стимул теста, Аналогично получают четвертый тест010010110001100101100100,Чтобы проанализировать полученные тесты, их выписывают в порядке следования00011001001100100100101101100100Представленные тесты не имеют упорядоченной структуры, но строго детерминированы во времени, т.е, мо 13 129701 гут быть повторены в той же последовательности, что необходимо при контроле запоминающих устройств, когда в первом цикле проверки осуществляется запись информации, а в следую щем - считывание. Такие тесты носят название псевдослучайные". Всего в предлагаемом устройстве может быть сформировано М = 2 тестов, где М - информационная емкость испытуемого 10 блока, и = 1, 2, 3 16 - разрядность счетчика 2 импульсов.Одновременно с формированием испытательных тестов на контролируемый блок посылаются упорядоченные тесты со счетчика 2 импульсов, являющиеся адресными стимулами (кодами адреса), по которым посылаются проверочные тесты в испытуемый блок.Упорядоченные коды адреса вырабатываются следующим образом.На блоке 1 установки адреса оператор задает необходимую разрядность счетчика 2 импульсов. С блока 13 управления через формирователь 4 импульсов поступает сигнал на обнуляющий вход счетчика 2 импульсов, устанавливая его в нулевое состояние.Код первого адресного стимула на выходах 36 устройства имеет вид 0000. С приходом первого тактового.импульса на счетный вход счетчика 2 импульсов меняет на единицу свое состояние, формируя код адресного стимула, по которому в испытуемый блок 35 поступает второй информационный стимул с выходов 35 регистра 10 числа,При достижении максимального состояния счетчика 2 импульсов сигнал40 с выхода дешифратора 3 запускает фор мировзтель 4 импульсов, с выхода которогоосигнал устанавливает регистр 10 числа и счетчик 2 импульсов в нулевое состояние и подготавливает генератор 5 импульсов к работе в сле 45 дующем такте. По заднему фронту сигнала формирователя 4 импульсов запускается формирователь 6 импульсов, который управляет работой блока 7 задания начального кода и блоком 1150 элементов И.Таким образом, с выходов счетчика 2 импульсов в испытуемый блок посылаются тесты в виде двоичного кода55ОООО 0000 0000 ,. 0001 1400 0 , 001000 00011010000 0Укаэанные тесты имеют упорядоченную структуру и определяют порядок выбора адреса, по которому посылается проверочный тест с выходов 35 регистра 10 числа в испытуемый блок.Режим формирования теста типа "Сдвиговый код" и разновидностей "Шахматного кода", В этом режиме с блока 13 управления поступает сигнал на управляющий вход коммутатора 9. При этом входы регистра 10 числа через коммутатор 9 соединяются с выходами, причем выход -го разряда регистра 10 числа соединяется с Д- входом+ 1 разряда, выход последнего разряда регистра 10 числа соединяется с Д-входом первого разряда, образуя кольцевой сдвигающий регистр.Исходный код числа с блока 7 задания начального кода по импульсу формирователя 6 через блок 11 элементов И записывается по Я-входам в регистр 10 числа. Записанный код явля 1ется первым информационным стимулом, который посылается с выходов 35 регистра 10 числа в испытуемый блок, в ячейку, соответствующую поступившему адресному стимулу с выхода 36 счетчика 2 импульсов.С приходом первого тактового импульса на счетный вход регистра 10 числа код, записанный в него, сдвигается на один шаг, образуя следующий информационный стимул.При установке блока 7 задания начального чередующегося кода 101010,10 на выходе регистра 10 числа формируется код типа "Шахматный тест", который может иметь разновидность вида 1100 1100 1100 и другие.Режим формирования теста типа "Постоянный код", В этом режиме с блока 13 управления поступает сигнал на элемент И 12, запрещающий прохождение тактовых импульсов на С-вход регистра 10 числа. Поэтому в регистре 10 числаесть постоянная информация, записанная по В-входам с блока 7 задания на 15 129 чапьцого кода через блок 11 элементов И.Для изменения кода в регистре 10 числа необходимо с помощью регистра 48 в блоке 7 задания начального кода установить новый код. Далее в блоке 13 управления формируется сигнал сброса, который поступает через формирователь 4 импульсов на обнуляющие входы регистра 10 числа и счетчика 2 и подготавливает генератор 5 к работе, через первый формирователь 6 импульсов записывает исходный код в блоке 7 задания начального кода, с выхода которого новый код поступает на входы, блока 11 элементов И, С приходом сигнала с выхода первого формирователя 6 импульсов на управляющий вход блока 11 элементов И код переписывается по входам в регистр 10 числа. Далее в процессе контролирования испытуемого блока код с выхода регистра 10 числа не меняется.Адресные стимулы с выходов 36 счетчика 2 импульсов и информационные стимулы с выходов 35 регистра 10 числа могут подаваться на выход испытуемого объекта через преобразователи для трансформации двоичного параллельного кода в любой другой код в зависимости от типа контролируемого блока и его адресной организации, что не является принципиальным для предлагаемого устройства.Режим формирования теста для проверки кодирующе-декодирующих блоков, входящих в состав ЗУ с обнаружением и исправлением однократных ошибок. К кодирующе-декодирующим блокам относятся кодеры, декодеры и обнаружители ошибок. Предлагается проверять кодирующе-декодирующие блоки путем эталонного замещения. Это означает, что в прибор контроля вводятся эталонные блоки (блок кодирования, блок декодирования и. блок обнаружения ошибок), полностью исправлены и прошедшие все надлежащие виды контроля. При необходимости проверить, отрегулировать и сдать готовую продукцию (блок кодирования, блок декодирования или блок обнаружения ошибок) соответствующий эталонный блок изымается из прибора контроля, а на его место вставляется проверяемый аналогичный блок. В данном случае проверке и регулировке может быть подвергнут один из трех блоков -7018 16блок кодирования, блок декодированияили блок обнаружения ошибок (этиблоки взяты как пример для ЗУ с обнаружением и исправлением однократных ошибок).Проверка работоспособности блокакодирования. Для этого из устройства извлекается эталонный блок 18 кодирования, а на его место вставля ется проверяемый блок кодирования.В блоке 7 задания начального кодаоператор устанавливает регистром48 (фиг.2) исходный код 0001 ивключает тумблер 49. В блоке 1 15 установки адреса все тумблеры станавливаются в нейтральное положение,обеспечивающее работу всех разрядовсчетчика 2 импульсов в счетном режиме. В блоке 13 управления задается 20 режим работы переключателем 52,соответствующий тесту "Псевдослучайный код". Для этого переключатель 52 устанавливают в положение"Перем.". Прибор контроля, куда вхо дит предлагаемое устройство для задания тестов, имеет два режима работы - цЗапись" и Считывание . В режиме пЗаписьц на вход Ч; сдвигающегорегистра 14 поступает сигнал "ЛогиЗО ческой 1". Этот сигнал разрешаетпроиавести запись исходной информации, поступающей на Д-входы сдвигающего регистра 14. Исходная информация в виде кода 0001 будет запи сана с поступлением импульса с второго выхода генератора 5 импульсовПри переходе прибора контроля изрежима записи в режим считывания потенциал на выходе 43 меняется с еди ничного на нулевой. При этом сдвигающий регистр 14 переходит из режимазаписи в режим сдвига. Единица, записанная в 1-й разряд сдвигающего регистра 14, сдвигается во 2-й разряд 45 с поступлением отрицательного перепада фронта на вход С 1 с выхода последнего разряда регистра 10 числа.Проверка блока 18 кодирования осуществляется в два этапа. На первом 50 этапе проверяется блок кодированиябез внесения искусственной ошибки вблок 19 декодированияДля этого вблоке 29 отключения ошибки тумблерустанавливают в положение "Отключе но". Нулевой потенциал с выхода элемента НЕ 38 поступает на один из входов блока 15 элементов И. В этом случае сигнал "Бегущая " 1" со сдвигозо