Устройство для формирования широкополосного случайного процесса

1432держит узел вычисления текущей реализации случайного процесса, два блока памяти, мультиплексор, регистр, блок управления и узел адаптации, который содержит два регистра, блок памяти, три элемента И, три триггера, элемент НЕ, выход которого соединен с входом синхронизации первого триггера, прямой выход которого соединен 1 О с первым входом первого элемента И, выход которого соединен с входом установки в "1" второго триггера, прямой выход которого соединен с первым входом второго элемента И, выход которого соединен с входом установки в "1" третьего триггера, выход которого соединен с первым входом третьего элемента И, выход которого соединен с входом обнуления третьего триг гера, вход установки в "1" которого соединен с входом обнуления второго триггера, вход установки в "1" которого соединен с входом обнуления первого триггера, информационный вход 25 которого соединен с шиной задания логической единицы, выход третьего элемента И соединен с входом синхронизации первого регистра, выход которого соединен с первым адресным входом блока памяти, второй адресный вход которого соединен с выходом второго регистра, выход блока памяти узла адаптации соединен с управляющим входом мультиплексора, первый выход узла вычисления текущей реализации случайного процесса соединен с первым инФормационным входом первого блока памяти, второй информационный вход которого соединен с выходом блока умножения, первый информационный вход которого соединен с выходом второго блока памяти, адресный вход которого соединен с первым адресным входом первого блока памяти и соединен с первым выходом блока управления, второй выход которого соединен с входом задания режима генератора шума, ин" формационный выход которого соединен с вторым информационным входом блока умножения, вход синхронизации которого соединен с выходом конца операции генератора шума, вход синхрони" зации которого соединен с входом синхронизации регистра и подключен к55 третьему выходу блока управления, четвертый выход которого соединен с входом синхронизации первого блока памяти, первый информационный выход 514 18которого соединен с первым входом узла вычисления текущей реализации случайного процесса, второй информационный выход первого блока памяти соединен с информационным входом мультиплексора, выход которого соединен с информационным входом регистра, выход которого является выходом устройства, пятый выход блока управления соединен с вторым входом узла вычисления текущей реализации случайного процесса и подключен к входу синхронизации второго регистра узла адаптации, вторым входам первого, второго и третьего элементов И, второй выход узла вычисления текущей реализации случайного процесса соединен с информационным входом первого и второго регистров узла адаптации, вход элемента НЕ узла адаптации является входом задания режима устройства, третий выход узла вычисления текущей реализации случайного процесса соединен с вторым адресным входом первого блока памяти.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что генератор шума содержит генератор тактовых импульсов, триггер, счетчик, два элемента И, элемент НЕ, элемент ИЛИ, элемент задержки, дешифратор, одновибратор, блок элементов И, регистр сдвига, регистр, два элемента ИСКЛЮЧАН 11 ЕЕ ИЛИ, причем вход установки в "1" триггера является входом синхронизации генератора шума, прямой выход триггера подключен к первому входу первого элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход первого элемента И соединен с вычитающим входом счетчика и входом разрешения сдвига регистра сдвига, выход переполнения счетчика соединен с входом установки счетчика и подключен к входу обнуления триггера и входу элемента задержки, выход которого является выходом конца операции генератора шума, выход элемента задержки соединен с первым входом второго элемента И, выход которого соединен с входом синхронизации регистра, выход которого соединен с информационным входом регистра сдвига, выход которого соединен с первым входом блока элементов И, второй вход которого соединен с инверсным выходом дешифратора, прямой выход которого соединен с первым входом элемента20 с входом синхронизации второго триггера и входом обнуления первого триггера, прямой выход которого соединенс информационным входом второго триггера, прямой выход которого соединенс входом задания условия блока микропрограммного управления, инверсныйвыход первого триггера соединен с,вторым входом элемента И, нулевой,первый и второй разрядные выходы блока микропрограммного управления соединены с соответствующими разряднымиуправляющими входами мультиплексора,третий, четвертый разрядные выходыблока микропрограммного управлениясоединены с соответствующими входамивыбора режима арифметических блоков,пятый и шестой разрядные выходы блокамикропрограммного управления соединены с соответствующими входами выбора режима второго арифметическогоблока, седьмой и восьмой разрядныевыходы блока микропрограммного управления подключены к соответствующимвходам выбора режима первого и второго арифметических блоков, девятый идесятый разрядные выходы лока микропрограммного управления соединены ссоответствующими входами выбора режима первого и второго арифметическихблоков, одиннадцатый, двенадцатый итринадцатый выходы блока микропрограммного управления соединены с соответствующими управляющими разрядными входами блока адресации, тринадцатый разрядный выход блока микропрограммного управления соединен с третьим входом элемента И, второй адресный выход блока адресации являетсятретьим выходом узла, четвертый и пятый входы мультиплексора объединенымежду собой и являются первым входомузла, вход "Пуск блока микропрограммного управления является вторым входом узла,4. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управления содержит генератор тактовых .импульсов, элемент задержки, два счетчика, мультиплексор, причем выход генератора тактовых импульсов соединен с счетным входом первого счетчика, 1, 2.ш-е выходы которого соединены с одноименными первыми информационными входами мультиплексора и соответственно с ш, щ, , 1 вторыми информационными входами мультиплексо 19 1432514ИЛИ и вторым входом второго элементаИ, выход блока элементов И являетсяинформационным выходом генератора,старший разрядный вход дешифраторасоединен с входом одновибратора ивходом элемента НЕ, выход которогосоединен с вторым входом элементаИЛИ, выход которого соединен с входомуправления сдвигом вправо-влево реги Остра сдвига, вход записи которого соединен с выходом одновибратора, разрядные входы дешифратора являютсявходом задания режима генератора,первый и второй входы элементов ИСКЛЮЧАКЩЕЕ ИЛИ соединены с соответст-,вующими разрядными выходами регистрасдвига, выход первого элемента ИСКЛЮЧАКЮ(ЕЕ ИЛИ соединен с входом последовательного сдвига вправо регистра 20сдвига, вход последовательного сдвигавлево которого соединен с выходомвторого 1 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.3. Устройство по п.1, о т л и ч аю щ е е с я тем, что, узел вычисления текущей реализации случайногопроцесса содержит блок адресации,блок памяти, блок микропрограммногоуправления, мультиплексор, два арифметических блока, счетчик, два триггера, элемент И и элемент ИСКЛЮЧАЮЩЕЕИЛИ, причем первый адресный выходблока адресации соединен с адреснымвходом блока памяти, выход которогосоединен с пеРвым информационным вхо- З 5дом мультиплексора, выход которогоявляется первым выходом узла, второйинформационный вход мультиплексорасоединен с выходом первого арифметического блока, выход второго арифметического блока соединен с третьиминформационным входом мультиплексора,разрядные выходы которого соединеныс информационными разрядными входами,первого и второго арифметических блоков, первый и второй разрядные входымультиплексора соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которогосоединен с первым входом элемента И,,выход которого соединен с входомустановки в "1" первого триггера исчетным входом счетчика, выход которого является вторым выходом узла,вход сброса счетчика соединен с входом "Пуск" блока микропрограммногоуправления и входом предварительнойустановки блока адресации, выходокончания операции которого соединен1432514 22 21 81 ра, выход которого является первым выходом блока управления, разрядные выходы первого счетчика являются вторым разрядным выходом блока, выход5 генератора тактовых импульсов соединен с входом элемента задержки, выход которого является третьим выходом блока, выход переполнения первого счетчика соединен со счетным входомвторого счетчика, выход младшего разряда которого является четвертым выходом блока управления, выход старшего разряда второго счетчика соединенс управляющим входом мультиплексора,выход переполнения первого счетчикаявляется пятым выходом блока, 14325141 43251 4Фиа 4рамедьжщ маги . Ятсрцта Елок злеюаюеаУ,еаиюр сддиаа Л 030, 0 иходноб вфсчев радйоОСне Аай8 оионинаиие юйрмивы рвецстра сУАгав Л Фрюгисгере Х 2Фиа 6лок памяти содер36, третий 37,9, шестой 40 мул41 и второй 42 жит первый етвертый ьтиплексоуферы паУзел вычисления текущей ре случайного процесса содержит адресации, блок 44 памяти, бл микропрограммного управления, плексор 46, первый 47 и второ арифметические блоки, счетчик первый 50 и второй 51 триггер мент И 52, элемент ИСКЛ 10 ЧЖОЩЕ ализ ации блок 43 ок 45мультий 48 55 49 ы, эл Е ИЛИ 1 14325Изобретение относится к средствам формирования и управления случайным Процессом с заданными спектральными характеристиками и может быть исполь 5 зовано в качестве задающей части цифровых систем автоматического управ- ,пения широкополосной случайной вибрацией, а также в системах имитационноГо моделирования сложных объектов.Цель изобретения - расширение Класса решаемых задач за счет Формиования случайного процесса с расшиенным частотным диапазоном спектра,На фиг,1."4 представлены структурые схемы устройства для формирования пирокополосного случайного процесса, 1 енератора шума, первого блока памяти, узла вычисления текущей реализа)ции случайного процесса соответствен сг; на фиг.5 и 6 - временные диаграммы работы генератора шума и устройтва в целом соответственно.Устройство для Формирования широополосного случайного процесса со ержит генератор 1 шума,. блок 2 умно- ения, первый 3 и второй 4 блоки паяти, узел 5 вычисления текущей реа" )7 изации случайного процесса, мультиплексор 6, регистр 7, блок 8 управле О йия, узел 9 адаптации, который содернт первый 10 и второй 11 регистры, блок 12 памяти, первый 13, второй 14 и третий 15 элементы И, первый 16, торой 17 и третий 18 триггеры, элемент НЕ 19.Генератор шума содержит генератор 20 тактовых импульсбв, триггер 21, счетчик 22, первый элемент И 23, элемент 24 задержки, элемент НЕ 25 элемент ИЛИ 26, дешифратор 27, одновиб 1 атор 28, второй элемент И 29, блок элементов И 30, регистр 3 1 сдвига, регистр 32, первый 33 и второй 34 элементы ИСКЛЮЧЙОЩЕЕ ИЛИ, нь ВКФ) ф ого пр альные рмируемого случайцесса х(п), спектсвойства которого ются требуемой форматрицей Н(ИМ): определ мирующе х(Ии) - а(оы) 0 сги),г - о,р/г-, (г)где И - число временных отсчетов ввыходной реализации формируемого процесса, Ли- разрешение по частоте;уйди) - ВКФ белого шума (п).Для формирования Широкополосногослучайного процесса в реальном мас-,штабе времени устройство работаетследующим образом.Пока на выход устройства из первого буфера 41 памяти первого блока 3памяти с частотой дискретизации 2выдается И отсчетов одной. реализациислучайного процесса, узел 5 вычисления текущей реализации случайногопроцесса рассчитывает по формуле (1) Блок управления содержит генератор 54 тактовых импульсов, элемент 55 задержки, первый 56 и второй счетчики 57, мультиплексор 58.На фиг.6 показаны следующие диаграммы : а- ТИ 2; 6 - сигналы на входе задания режима устройства, ь - сигналы первого триггера 16; 1 - сигналы второго триггера 17, ч - третьего триггера 18, г - сигналы на выходе элемента И 15; ж - сигналы генератора 54 тактовых импульсов,- сигналы на выходах ш"разрядного счетчика 56, и - ТИ 1 м - сигналы работы генератора 1 шума и блока 2 умножения, л- ТИЗ, м- ТИ 4, н - работа буфера памяти, из которого на выход устройства выдается реализация сформированного случайного процесса, о - работа буфера памяти, с которым работает узел 5 памяти вычисления текуЩей реализации случайного процесса, я - последовательность данных на входе узла 5 р - последовательность данных на выходе узла 5; У - прямая последовательность данных; к- + - двоично-инверсная последовательность.Устройство осуществляет Формирование широкополосного случайного процесса х(п), и = О,Ис задан щ спектром согласно выражениюх(п) = Е 1 Х(ОЫ) (1) где Р - обратное быстрое преобразование Фурье (БПФ);ХЬЬД - вектор коэффициентов Фурье3 1432 во втором буфере 42 памяти первого блока 3 памяти новую реализацию слу" чайного процесса иэ И отсчетов. 11 осле выдачи на выход устройства последне 5 го отсчета реализации случайного процесса, находившейся в первом буфере 41 памяти, производится переключение буферов памяти, что осуществляется мультиплексированием информационных и адресных входов, а также выходов буферов памяти (фиг.3) группой мультиплексоров 35-40, управляемых сигналом, поступающим на вход синхронизации первого блока памяти 3. Теперь первый буфер памяти работает с арифметическими блоками узла 5 вычисления текущей реализации случайного процесса, а из второго буфера 42 памяти производится выдача на выход устройства только что полученной реализации процесса х(п) из И отсчетов, Далее процесс повторяетсяПосле считывания на выход устройства (в регистр 7) очередного отсчета 25 сформированного случайного процесса х(п) на его место проводится запись нового значения вз вектора коэффициентов Фурье, расчет которого осуществляется по формуле (2) генератором 1 шума и блоком 2 умножения, После считывания из буфера памяти первого блока 3 памяти последнего отсчета реализации из И отсчетов случайного процесса х(п) в этом же буфере памяти будут подготовлены данные (вектор ХЬДу) для вычисления узлом 5 текущей реализации случайного процесса.Таким образом, формирование устройством широкополосного случайного процесса в реальном масштабе времени ведется по конвейерному принципу с использованием трех разнесенных во времени уровней обработки информации; генератор 1 шума и блок 2 умножения,которые подготавливают вектор коэффициентов Фурье Х(Кдм) для следующей реализации формируемого случайного процееса из И отсчетов узел 5, вычисляющий текущую реализацию формируемого случайного процесса х(п); муль типлексор 6 и выходной регистр 7 устройства, осуществляющие прием с частотой дискретизации ГА отсчетов сформированного случайного процесса х(п),Генератор 1 шума работает следую щим образом.Генератор шума (фиг.2) представляет собой параллельный генератор Ч 514 4разрядных псевдослучайных чисел, который реализован на з-разрядном регистре 31 сдвига и элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 33 и 34. В исходном состояниив регистре 3 1 сдвига находится произвольный код, отличный от нуля. Триггер 21 сброшен, в счетчике 22 записанкод, равный е. При поступлении сигнала на вход синхронизации генераторашума триггер 21 устанавливается вединицу, разрешая прохождение сигналов от генератора 20 тактовых импульсов на вычитающий вход счетчика 22 ина вход разрешения сдвига регистра 31сдвига. После того, как будет проведено е сдвигов, счетчик 22 обнуляется и сбрасывается триггер 21. Сигналзаема счетчика 22 устанавливает счетчик 22 в исходное состояние, и, пройдя через элемент 24 задержки, необходимый для нормального выполнения последнего сдвига регистром 31 сдвига,поступает на выход конца операции генератора шума, Этим сигналом производится запись. нового отсчета ЮВАО) свыхода генератора 1 шума и отсчетаформирующей матрицы Н(Едим) из второгоблока 4 памяти как операндов блока 2умножения.На выходе генератора 1 шума формируются отсчеты, которые интерпретируются как вектор коэффициентов Фурье(злы) белого шума (п), что исключает выполнение операции(1 сдм) = Р(п),где Г - прямое БПФ.ВКФ ХАЗЫ) формируемого случайногопроцесса х(п) симметричны относительно отсчета И/2 для своей действительной составляющей и антисимметрич.ны для мнимой. Из (2) следует, чтоН(кды) и (1 сдо должны обладатьтакими же свойствами.Формирование отсчетов генераторашума ведется под управлением кода,установленного на ш-разрядной шине,которая является входом задания режима генератора (фиг,3, ш = 10, М = 2- 1024). Для отсчетов 0-512 на выходеэлемента ИЛИ 26 вырабатывается сигнал "1" - сдвиг вправо регистра 31сдвига, для остальных отсчетов и 0"сдвиг влево. При появлении на вхоцезадания режима генератора адреса,равного М/2 : 5 12 срабатывает дешифратор 27, запрещая сигналом с инверсного выхода работу блока элементовИ 30. При этом на выходе генератора143254 Подключение Элементы ИСКЛЮЧАЮЩЕЕ ИЛИВх. 1 Вх. 2 Выход Сдвиг Выходы разрядов и 3входы регистра31 сдвига 1 ОК Вправо ПЬ Влево Блок 2 умножения предназначен для выход блока умножения и записывается вычислений по формуле (2). По сигна- в первый блок 3 памяти.ду, поступающему на вход синхрониза- Узел 5 вычисления текущей реализаЦии, блок умножения производит выпол- ции случайного процесса производит нение операции умножения над операн вычисления (1) по алгоритму БПФ с задами, установленными на первом и вто- мещением, базовая операция которого ром информационных входах. По оконча- на .-й итерации может быть представии вычислений результат выдается на лена в видеА;+, = А; + В 1 У,. = а. + (Ьч. - Ь;ч;) + да + (Ь,ч + Ьч .);И.= 1 ш(А;) = 3 НР = Ке(А;, ) = а,. + Ке,НР 4 НР = Ке(В) = НР - 2 Ке,НР:= 1 т(В;+, ) = появляется отсчет, равный нулю. Послепроведения последнего сдвига вправосодержимое регистра 31 сдвига запоминается в регистре 32. С этого сос-тояния начинается работа генераторашума при формировании очередной секции (КМ)Далее начинается сдвигсодержимого регистра 31 сдвига в обратном направлении (влево), т.е, отсчеты группируются симметрично относительно отсчета М/2 (фиг,5) . Послеформирования последнего отсчета в,секции адрес на входе задания режимагенератора изменяется с 1024 на О,где А; = а;+ 1 а 2 В,;=Ъ; 1 Ь 2;, Я . = ч , + ч - комплексные входИ1 т 2ные числа и поворачивающие множители соответственно,= 1,ш.Основу узла 5 (фиг.4) составляют два идентичных арифметических блока 4 и 48, осуществляющих операцию умножения последовательно с анализом двух разрядов регистра множителя, причем частичные произведения добавляются к т.е. старший разрядный вход переходитиз "1" в "О", запускается одновибратор 28 и производится параллельнаязапись в регистр 31 сдвига кода "А",хранящегося в регистре 32, т.е. восстанавливается содержимое регистра31 сдвига, продолжается движение генератора псевдослучайных чисел покольцу, начинается формирование новойсекции ВКФ шума. Схема подключенияэлементов ИСКЛЮЧАЮ 6 ГЕ ИЛИ 33 и 34представлена в табл. 1, где РЬ, 1 Ж вход последовательного сдвига влево 15 и вправо.Т а б л и ц а 1 предыдущему результату и запоминаютсяв накопительном регистре (НР). На 40 первом арифметическом блоке 47 вычисляются действительные значения Ке(А;,)и Ке(В;+,), а на втором блоке 48 мнимые 1 ш(А;+,) и 1 ш(В;+,), в следующей последовательности, задаваемой 45 блоком 45 микропрограммного управления (БМУ), Результаты приведены втабл, 2,Т а б л и ц а 21432514 Выходы БМУ (разряды МК) Номер Вход муль 101 ч 100 101 ч 100 0 Ь,1 1 001 ХХХ 10 1 1 0 1 101 100 101 Ч 100 12 001 Промежуточные результаты Ке и 1 пф вычисляются только один раз, а потом пересылаются в освободившиеся регистры множителя соответствующих арифметических блоков для хранения и использования в дальнейших вычислениях.Микропрограмма выполнения базовой операции алгоритма обратного БПФ приведена в табл. 3. Выходы БМУ (разряды микрокоманды) используются следующие: МК(0-2) - для адресации. входа мультиплексора 46, информация с которого передается на выход мультиплексора МК(3-6) - для занесения операндов в регистры множимого и множителя первого и второго арифметических блоков соответственно, МК(7-8) - для задания режимов умножения и сложения арифме" тических устройств, соответственно; .МК(9) - для управления действительной (МК(9) = 0) или мнимой (МК(9) = 1) выборкой части комплексного операнда А, либо В, базовой операции; МК(10) для управления узлом формирования адреса блока 43 адресации (1,2):0 -обращение к операнду А, 1 - обращение к операнду В", МК(11) - для управления записью результатов базовой 5операции и синхронизации блока 43 адресации. Работа узла 5 вычисления текущейреализации случайного процесса начи нается после поступления сигнала наего второй вход, который устанавливает в исходное состояние блок 43 адресации, сбрасывает разряды счетчика49 в нуль и запускает БМУ 45 на вы полнение первой базовой операции алгоритма. После записи результатовА 111 и В +1 в первый блок 3 пам тиблок 43 адресации (1,2) подготавливает новый адрес для операндов А;2 О и Ви повораЧивающих множителей Ихранящихся в блоке 44 памяти в соответствии с номеромвыполняемой итерации алгоритма БПФ. После окончаниявычислений на итерации блок 43 адре сации выдает сигнал на выходе окончания операции.ТаблицаЗ.1 2: 14 16 20 2 К 23 0 10 1 У 1 О 101 У 10 2 6 Ке(А 1 )28 1 ш(А; ) 0 30Ке(В 1 1 Хлп(В . ) О В остальных разрядах микрванных в приведенной микрются нули.Х - безразличное состояние окома опрог е меч е укасываы (ИК),мме, зап а Узлом 5 вычисления текущей реализации случайного процесса реализует 50 ся,метод адаптивного масштабирования при вычислении по алгоритму БПФ для минимизации дисперсии ошибки, обусловленной конечной разрядностью арифметических блоков. Входные комплексные числа представляются в памяти модифицированными кодами. Если на -й итерации произошло переполнение, то результаты вычисления базовой операции записываются в первый блок 3памяти нескорректированным сигналомс одиннадцатого разрядного выходаБМУ 45. Этот же сигнал стробируетэлемент И 52, Так как на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 53 при переполнении будет уровень единицы, то сигнал с выхода элемента И 52 устанавливает первый триггер 50 и добавляет11 14 единицу в счетчик 49, причем сигнал нуля с инверсного выхода первого триггера 50 поступает на один из входов элемента И 52, запрещая дальнейшее обнаружение переполнения результатов базовой операции алгоритма до конца итерации. По окончании итерации сигнапом с выхода окончания операции единица из первого триггера 50 переписывается во второй триггер 5 1, а первый триггер 50 сбрасывается. Далее начинается выполнение следующей (+1)-й итерации алгоритма, на которой осуществляется коррекция результатов предыдущей итерации. Для этого информация с первого входа узла 5 подается на два входа мультиплексора 46: к четвертому входу подключены соответствующие разряды с первого входа узла 5, а к пятому - со сдвигом на один разряд вправо. При передаче операндов (+1)-й итерации из первого блока 3 памяти на вход арифметических блоков 47 и 48 через мультиплексор 46 БМУ 45 анализирует состояние второго триггера 51 и устанавливает на своих нулевом, первом, втором разрядных выходах адрес 4 (передача операнда на вход арифметического блока без сдвига) либо 5 (передача со сдвигом на 1 разряд. вправо). Результаты последней .итерации корректируются при выдаче сформированной реализации случайного процесса на выход устройства мультиплексором 6. После завершения узлом 5 вычислений по алгоритму обратного БПФ в счетчике 49 хранится общее число переполнений алгоритма. При этом для различных реализаций случайного процесса число переполнений может быть различно,Узел адаптации осуществляет автоматическое поддержание уровня выходного сигнала на выходе устройства при формировании широкополосного случай 35 40 можнык комбинаций Р,., и Р, На выходе блока 12 памяти узла 9 адаптации устанавливается требуемое число сдвигов (табл. 4) вправо или влево мультиплексором 6 всех отсчетов текущей выходной реализации случайного процесса. Для стационарных случайных процессов Р, - Р, 1 6 2, даже если Р р определяется случайно. При И =1024 объем блока 12 памяти состав 45 ляет 256 х 4 бит,32514 12ного процесса. По окончании режимазаписи во второй блок 4 памяти формирующей матрицы Н(1 сди на вход заданиярежима устройства подается нуль 51(фиг.Ь), триггер 16 устанавливаетсяв единицу, В такте 1 работы устройства генератор 1 шума и блок 2 умножения рассчитывают вектор коэффициентов Фурье Х(Иы) (2), на основе которого в такте 2 узлом 5 вычисляетсяпервая реализация случайного процесса х(п) (1) из М отсчетов. Триггеры1 Ьи логические элементы И 13-15(фиг.1) образуют сдвиговую цепочкудля выделения такта 3, начиная г. которого производится выдача сформированных реализаций случайного процессана выход устройства. Сигналом с выхода элемента И 15 в первый регистр10 узла 9 адаптации заносится кодчисла переполнений первой реализациисформированного случайного процесса.Сигнал, поступающий на вход гинхрони зации второго регистра 11 узла 9адаптации, заносит в регистр 11 кодчисла переполнений выдаваемой в данном такте реализации случайного процесса (З-й, 4-й и т.д.). Сравнениечисла переполнений текущей реализацииР с числом переполнений первой реализации случайного процесса, принятого за Рге, выполняется блоком 12памяти (постоянное запоминающее устройство) методом перебора всех возрер ртев Числосдвигов ер рта Число сдвигов5 10 15 20 25 30 35 40 45 50 Блок 8 управления осуществляет синхронизацию вычислений различными блоками устройства для формирования широкополосного случайного процесса, вырабатывая тактовые синхроимпульсы четырех серий.ТИ 1 - производят запись с частотой Г отсчета реализации процесса, рассчитанной на предыдущем такте работы устройства, в выходной регистр 7, а также запуск генератора 1 шума и блок 2 умножения на вычисление очередного отсчета ВКФ формируемого случайного процесса.ТИ 2 - определяют такт работы устройства. По каждому синхросигналу узел 5 начинает расчет текущей реализации случайного процесса из И отсчетов, а в первый регистр 10 узла 9 адаптации записывается код числа переполнений алгоритма обратного БПФ на предыдущем такте работы устройства.ТИЗ - осуществляют переключение первого 41 и второго 42 буферов памяти первого блока 3 памяти.ТИ 4 - синхропоследовательность, управляющая работой мультиплексора 58 блока 8 управления, Мультиплексор 58 проводит: адресацию данных, считываемых из первого блока 3 памяти на выход устройства с прямым либо с двоично-инверсным порядком следования отсчетов.Каждый такт работы устройства (фиг.6) начинается с появления ТИ 2 после переполнения ш-разрядного счетчика 56 блока 8 управления, подсчитывающего импульсы от ГТИ 54. Синхропоследовательность ТИ 1 формируется элементом 55 задержки, на вход которого поступают импульсы от ГТИ 54, Задержка определяется временем переключения счетчика 56, мультиплексора 52 и временем выборки отсчета из первого блока 3 памяти.При вычислении по алгоритму обратного БПФ с замещением прямая входная последовательность данньм на выходе окажется представленной в двоично-инверсном порядке в этом же буфере памяти. Тогда при считывании сформированной реализации случайного процесса на выход устройства для получения ,нормального порядка следования отсче-. тов блок 8 управления должен подавать двоично-инверсный адрес на этот же буфер памяти и наоборот. Для того, чтобы нормальный порядок следования отсчетов не нарушался и в дальнейшем, узел 5 вычисления текущей реализации случайного процесса должен поочередно осуществлять обратное БПФ над входными данными с прямым и двоичноинверсным порядком следования в одном и том же буфере памяти (фиг.6),Адресацию памяти по диаграммам фиг.Ь в узле 5 вычисления текущей реализации случайного процесса проводит блок 43 адресации, который может проводить адресацию операндов при вычислении по алгоритму БПФ с прямым либо с двоично-инверсным порядком следования отсчетов на входе (1, 2).Адресацию данных при выдаче очередной реализации случайного процесса на выход устройства осуществляет блок 8 управления с помощью синхропоследовательности ТИ 4.Например, пусть на выход устройства (фиг,6) в такте 3 (ТИЗ = О, ТИ 4 = 0) выдана реализация случайного процесса из второго буфера 42 памяти первого блока 3 памяти. В этом же буфере памяти подготовлен ВКФ формируемого процесса, причем так как данные считывались в прямой последова,тельности, то данные для вычисления узлом 5 обратного БПФ будут записаныс прямым порядком следования. В такте 4 узел 5, работая с вторым буфером 42 памяти (ТИЗ = 1), проведетрасчет новой реализации случайногопроцесса, причем в этом же буфере памяти после вычислений по алгоритмуобратного БПФ данные будут представлены в двоично-инверсном порядке следования. В такте 5 (ТИЗ = О, ТИ 4 = 1)с вторым буфером 42 памяти работаетблок 8 управления, проводя выдачу навыходной регистр 7 реализации случайного процесса с двоично-инверсным порядком следования и т.д. Формула изобретения 1. Устройство для формирования широкополосного случайного процесса, содержащее генератор шума и блок умножения, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач за счет формирования случайного процесса с расширенным частотным диапазоном спектра, оно со