Устройство для декодирования составного корректирующего кода

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН12299 19 1)4 Н 03 М 13/02 Я ОПИСАНИЕ ИЗОБРЕТК А.ВТОРСКОМУ СВИДЕТЕЛЬСТВУ лой ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТИРЫ(54)(57) 1. УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ СОСТАВНОГО КОРРЕКТИРУЮЩЕГОКОДА, содержащее последовательно.соединенные блок разделения кодов ивычислитель локаторов ошибок первого внешнего кода, вычислитель локатора ошибки кода Рида-Соломона ивычислитель значения ошибки кода Рида-Соломона, первый вход блока разделения кодов объединен с соответствующими входами корректора кода Рида-Соломона и вычислителя локатораошибки кода Рида-Соломона и являетсяпервым входом устройства, а второйвход блока разделения кодов является вторым входом устройства, о тл и ч а ю щ е е с я тем, что, сцелью повышения скорости декодирования, в него введены блок коммутации локатора однократной ошибки,первый сигнализатор наличия ошибок,блок коммутации первой ошибки кодаРида-Соломона, вычислитель четностиошибок, дешифраторы, блок коммутацииошибок кода Рида-Соломона, корректор смешанных разрядов, формирова.тель значения ошибок смешанных раз"рядов и формирователь информационных разрядов первого внешнего. кода,причем первые четыре входа первого сигнализатора наличия ошибок соедииены с соответствующими входами б ка коммутации локатора однократно ошибки и выходами вычислителя локаторов ошибок первого внешнего кода, пятый вход соединен с пятым выходом вычислителя локаторов ошибок первого внешнего кода, шестой вход - с, вторым выходом вычислителя локатора ошибки кода Рида-Соломона, а седьмой в . с первыми входами вычислителя четности ошибок, блока коммутации первой, ошибки кода Рида-Соломона и вычислителя значения ошибки кода РиДа-Соломона, первый выход которого соединен с вторым входом блока коммутации первой ошибки кода Рида-Соломона и первым входом блока коммута ции ошибок кода Рида-Соломона, а вточ рой, третий и четвертый выходы - ссоответствующими входами вычисли" теля четности сшибок, пятый вход которого соединен с первым входом первого дешифратора, третьим входом бло.ка коммутации первой ошибки кода Рида-Соломона, пятым входом блока коммутации локатора однократной ошибки, шестым выходом вычислителя локаторов ошибок первого внешнего кода, шестой вход с четвертым выходом вычислителя локаторов ошибок первого внешнего кода, четвертым входом блока коммутации первой ошибки кода Рида-Соломона и первым входом второго дешифратора, седьмой вход вычислителя четности ошибок соединен с вторым выходом вычислителя локаторов, ошибок первого внешнего кода, а первый и второй выходы " с соответствуГ ющими входами формирователя значенияЧастичные произведения К(к, КгКи Кгопроходят на выход 3 вычислителя. 5 нпоступают в вычислитель 9,Второй Формирователь 33 формирует линейную функцию к =фБ 4), (==3, 2, 1, О, реализуя с помощью сумматоров по модулю два сигналыА =1 лУ,+ +Фо;6 = 3+Ь+6+Чоганл РКь Ол1 о = фу+ + Ф,+фоо,5 0 Кц =гь,ф,где индексы г, 1.принимают значения (5) и (6), 16 произведений с индексами йз (5) поступают в третий формирователь 36, а произведения Кк 2 Кгг Кльч Ко 9 проходят на выход 1 вычислителя 5 и поступают в вычислитель 9, 40Третий формирователь 36 с помощью сумматоров по модулю два формирует линейную функцию и г =Бл г +1 Бг. путем, реализации выражений45 2 Кь+Кг( Кг Кч Кг Кг Клг О фг фЬи=Кь-+ Ь+ Ь+ Еог+Км+1 Ъ+Кьь+Ка+ Фт э Ъ 1 йс+Кг(+Кьч+Кол+К 3(+Ъ+Кл+Ке+о 1 Ьг 2 К+КгглКл +йо+Кзл+Кгг+1 кл+Кс +1 э в Значение ошибки 1 к поступает на выход 1 вычислителя 5 и проходит в блоки 8 и 13.Блок 8 с помощью элементов И, ИЛИ.55 НЕ формирует значение ошибки л путем реализации соотношенийфплк=РБГЬгБь 1 г 1 гкБЮ Блк 1 с=0,1,2 3 которые поступают с выхода второго формирователя 33 в третий 39 и чет вертый 37 формирователи,Третий формирователь 39 с помо" щью сумматоров по модулю два формирует сигналыб= 1+.; Ф;=Ф+Ф. 1:Ф+ф1 = гь+о 1%=Ф+Фр, г =фч+%, Ь= 1+ЬВеличины ф э поступают в третий 36 и четвертый 37 .Формирователи, величина 1 ьо проходит на выход 4 вычислителя 5 и поступает в вычислитель 9.Четвертый формирователь 37 с помощью элементов И-НЕ формирует 20 ча стичных произведений вида Вычислитель 9 с помощью элементовИ, ИЛИ, НЕ и сумматоров по модулюдва формирует четности ошибок К 4 иКг, реализуя выраженияК(=РК/ЦКЧ 1 ь 1 гйгКфЮ Р Кк,КХ К 30 Кгг К(3+К 09 130+К 2 т Кьг К 4 ЖОМКз=Блл+Блг+Блк+ БфЧетность Кл поступает на выход 1, а четность К - на выход 2 вычислите" ля 9,Каждый из деши 3 раторов 12, 10, 11 имеет четырехразрядный информационный вход, на который поступает соответствуюцгий локатор, и управляющий вход, на который поступает соответст(об 40.венно сигнал Ы , ир, 1 ь 1. Дешифра" торы 10-12 имеют 16-разрядный инверсный выход. В зависимости от сигнала, который поступает на управляющий вход, дешифратор может быть открыт или закрыт. Если дешифратор закрыт, то на всех разрядах выхода сигналы равны 1, В открытом дешифраторе на одном разряде выхода сиг- нал равен, О, а на остальных - 1, Дешифраторы 9 и 10 открыты, когда сигнал на управляющем входе равен О, дешифратор 11 открыт, когда сигнал на управляющем входе равен .1.Блок 13 формирует 64-разрядное корректирующее слово Е кода РС пу" тем реализации соотношений- (обф, , (фЕмк 1 оЬл(м)е к(Ьге(ф (7)ш=1,2,3,4 1=0,115.Формирователь 15 с помощью элементов И, ИЛИ, НЕ формирует корректирующее слово 1" путем реализации выраженийР =11 Сфе)(КлеЪК е, 1 с=0 .,15. (8)В последнем выражении учтено, что ошибка в смешанном разряде равна .сумме по модулЮ два ошибки в 1-м разряде слова Ь и четности ошибок в1 к-м столбце слова с,Указанные выражения для корректирующих слов кода РС и кода НР могут быть реализованы с помощью мультиплексоров. для этого, сигнал И(,фбк 11 поГ дается на стробирующий вход, сигналы е"ц, е на адресные входы, а сигналы ЬЛ(4.),Ь (.), КЛ, Рг - на информационные входы, При этом полярность сигналов еГ, е может быть как пря- .моК, так и инверсной в зависимости1229969 8 17 Ы(аЬчсс 1)=Уч(аЬчсс 1) Корректор 3 с помощью сумматоров Опо модулю два исправляет слово с,реализуя соотношения с 1=с+Е 1 с, п=41 с+ш,Корректор 14 с помощью сумматоров помодулю два корректирует смешан 20 ные разряды, реализуя выраженияас=Кс+Рс, 1 с=Ов 11а 5.Формирователь 16 с помощью элементов И-НЕ и сумматоров по модулю два формирует информационные разряды кода НР, реализуя соотношенияТаблица с,свв,. 1Таблица 2 столбца матрицы 6 7 8 9 1 О 11 12 13 14 15 . О 0 О 0 1 1 1 1, О 0 О 0 О 0 О 0 О О 1 1 0 О 10 О 0 0 0,0 О О О 1 ОО 1 0 1 О 0 О 0 О 0 0 О от выбора адресов в мультиплексорй. Выражения (7) и (8 ) можно реализовать также на элементах И-ИЛИ-НЕ, ИЛИ-НЕ. В этом случае сигналы е"1 и (а)е 1 С нужно брать в прямой полярности, Для этого используется соотношение 1 с=0,1; ш=1, 2, 3, 4,а=а, +Е 1 ас п=4 (1 с-.2)+ш,1 с=2,315; в=1, 2, 3, 4.Обозначение Номерматрицы10 1 2 3 4 5 Ь Ь 1 с+еефф 1 с 1, 8Таким образом, на выходах 1 и 2устройства формируется кодовое 80- разрядное слово составного корректирующего 80, 64)-кода, которое в случае исправимой конфигурации ошибок поступает на перезапись в запоминающее устройство, минуя устройство для кодирования, а на 8-разрядном выходе 3 и 56-ти разрядах выхода 1 формируется исходное исправленное информационное слово, которое поступает на выход запоминающего устройства для передачи пользователю, .При этом устройство для декодирования обеспечивает исправление всех независимых двойных и обнаружение всех независимых тройных ошибок, а также исправление любых двух фаэированных пакетов ошибок длины пять с нечетным числом ошибок в каждом пакете и обнаружение трех фазирован" ных пакетов ошибок длины пять с нечетным числом ошибок в каждом пакете.1229969 Продолжение табл.2,Номер столбца матрицы Обозначениематрицы Ш0 0 0 0 00 0 0 О 0 0 0 1 1 1 1 Нир О. О О 0 0 0 0 0 О 0 10 0 1 1 0 О 0 0 О 0 0 0 0 1 0 1 00 1 0 0 0 0 0 0 0 0 1 1 1 1 1 .1 1 1 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 О 11 1 0 0 0 0 0 1 1 1 1 0.0 0 0 1 О 0 0 1 0 0 1 О 0 1 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 О О О 0 0 0 О 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 0 .1 1 0 0 О 1 О 1 0 0 0 0 1 О 0 1 11 0 0 0 0 0 0 1 1 0 1 1 0 1 0 1 0 0 0 0 0 1 1 1 1 .0 0 0 0 1 1 1 1 О О 1 1 0 0 1 1 О 0 1 1 0 О. 1 1 Н 00 1 О 1 0 1 0 1 0 1 0 1 0 1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 151229969 и Юо глода РиоаСмеисанное слооо Ю лодоо Рида-Соломона и НирдспюромдРооинсонаФиг, 5 ел А,Андрианов.Олейник корректор М.СамбоРскаЯ Сост Техр Редакт а Тираж 816 Подп НИИПИ Государственного комитета С по делам изобретений и открытий 35, Москва, Ж, Раушская наб. сно СР. каз 3678 4/5 Производственно-полиграфическое предприятие,.г,ужгород, ул. роектП оект. ошибок смешанных разрядов, третий вход которого соединен с первым входом формирователя информационных разрядов, вторым входом блока коммутации ошибок кода Рида-Соломона и с выходом второго дешифратора, чет" вертый вход - с первым выходом первого сигнализатора наличия ошибок, первым входом третьего дешифратора и третьим входом блока коммута- ции ошибок кода Рида-Соломона, пятый вход - с выходом третьего дешйфра-ф тора и четвертым входом блока коммутации ошибок кода. Рида-Соломона, пятый вход которого соединен с выходом блока коммутации первой ошибки. кода Рида-Соломона, пятый вход которого соединен с вторым выходом вычислителя локаторов ошибок первого внешне го кода, второй вход вычислителя значения ошибки кода Рида-Соломона соединен с первым выходом вычислителя локаторов ошибок первого внешнего кода и с вторым входом вычислителя локатора ошибки кода Рида- , Соломона, третий вход вычислителя значения ошибки кода Рида-Соломона соединен с седьмым выходом вычислителя локаторов ошибок первого внешнего кода и шестым входом блока коммутации локатора однократной ошибки, седьмой вход которого соединен с третьим выходом вычислителя локатора ошибки кода Рида-Соломона а выход " с вторыми входами первого и третье го.пейиМаторов, выход первого дешифратора соединен с вторым входом формирователя информационных разрядов первого внешнего кода, третий вход которого соединен с другим выходом блока разделения кодов, а вось мой выход вычислителя локаторов ошибок первого внешнего кода соединен ,с вторым входом второго дешифратоа, выход формирователя значения ошибок смешанных разрядов соединен с первым входом корректора смешанных разрядов, второй вход которого соеди нен с вторым входом блока разделения кодов, а выход блока коммутации ошибок кода Рида-Соломона соединен с вторым входом корректора кода Рида-Соломона, причем выходы корректора кода Рида-Соломона, корректора смешанных разрядов, формирователя ин формационных разрядов первого внешнего кода, девятый выход вычислителя локаторов ошибок первого внешнего кода, второй выход первого сигнализатора наличия ошибок, первый его,выход, объединенный с четвертым выходом вычислителя локаторов ошибокпервого внешнего кода, являются соответственно с первого по шестойвыходами устройства,2. Устройство по п, 1, о т л ич а ю щ е е с я тем, что вычислитель локаторов ошибок первого внешнего кода содержит объединенные повходам первый формирователь первоголокатора и формирователь расширенного синдрома, первый выход которо"го соединен с соответствующими входами второго формирователя первоголокатора и формирователя дискриминанта выход которого соединен спервым входом блока управления, первый,второй и третий выходы которого соединены с соответствующимивходами блока коммутации первоголокатора и первым входом третьегоформирователя первого локатора, вы"ход которого соединен с четвертьмвходом блока коммутации первого локатора, пятый вход которого соединен с выхбдом второго формирователяпервого локатораа выход - с первым входом формирователя второголокатора, второй вход которого соединен с шестым входом коммутаторапервого локатора, вторым входом блока управления, первым входом второго сигнализатора наличия ошибок ивторым выходом формирователя расширенного синдрома, третий выход которого соединен с вторым входом формирователя дискриминанта, третий входкоторого соединен с вторым входомтретьего формирователя первого локатора, третим входом блока управления, выходом первого формирователяпервого локатора, седьмым входомблока коммутации первого локатора,третьим входом формирователя второго локатора и вторым входом второгосигнализатора наличия ошибок, третий вход которого соединен с вторымвыходом блока управления, а четвер"50тый вход соединен с соответствующим выходом формирователя расширейного синдрома, причем объединенные выходы первого формирователя .первого локатора и второй выход формирователя расширенного синдрома, пятый, четвертый выходы формирователя расширенного синдрома, третий выход второго сигнализатора ошибок, вто12299 Ь 9 рой выход блока управления, первыи,выход второго сигнализатора ошибок,выход блока коммутации первого локатора, выход формирователя второголокатора и второй выход второго сигнализатора ошибок являются соответственно с первого по девятый выходами вычислителя локаторов, ошибок первого внешнего кода,3, Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что вычислительлокатора ошибки кода Рида-Соломонасодержит соединенные последовательно формирователь упорядоченного синдрома, первый формирователь обратного элемента, первый формировательчастичных произведений, первый Формирователь линейных функций, сумма. тор по модулю два, другой вход которого соединен с другим входом первого формирователя линейных функций,другой вход первого формирователячастичных произведений соединен сдругим выходом формирователя упорядоченного синдрома, причем входформирователя упорядоченного синдрома и другой вход первого формирова"теля линейных Функций являются первым и вторым входами, а объединенные выходы формирователя упорядочен"ного синдрома, выход первого формирователя линейных функций и выходсумматора по модулю два - первым,вторым и третьим выходами вычислителя локатора ошибки кода Рида-Соломона.4, Устройство по п. 1, о т л ич а ю щ е е с я тем, что вычислитель значений ошибки кода Рида-Соломона содержит объединенные по входам первый формирователь вспомогательных символов, второй и третий Изобретение относится к вычислительной технике и электросвязи и может быть использовано в системах коррекции ошибок для исправления и обнаружения многократных ошибок в 64-разрядных блоках данных,Цель изобретения - повышение скорости декодирования. формирователи частичных произведений и второй формирователь вспомогатель" ных символов, выход которого соединен с вторым входом второго формирователя частичных произведений, третий вход которого соединен с выходом . второго формирователя обратно/го элемента и вторым входом третьего формирователя частичных произведений, третий вход которого соединен с выходом первого формирователя вспомогательных символов, а выход - с входом второго формирователя линейных Функций, выход которого соединен с входом третьего формирователя вспомогательных символов и первым входом четвертого формирователя частичных произведений, второй вход которого соединен с первым выходом третьего формирователя вспомогательных символов и первым входом третьего формирователя линейных функций а выход - с вторым входом третьего формирователя линейных функций, третий вход которого соединен с выходом второго формирователя частичных произведений, причем вход первого формирователя вспомогательных символов, вход второго формирователя обратного элемента и третий вход четвертого формирователя частичных произведений являются соответственно первым, вторым и третьим входами, а выходы третьего Формирователя линейных функций, второго формирователя частичных произведений, четвертого формирователя частичных произведений и третьего Формирователя вспомогательных символов являются с первого по .четвертый выходами вычислителя значения ошибки кода Рида- Соломона. На Фиг, 1 приведена блок-схема устройства для декодирования составного корректирующего кода, на фиг,2- блок-схема вычислителя локаторов ошибок первого внешнего кода, на фиг, 3 - блок-схема вычислителя лока-. тора ошибки кода Рида-Соломона, на фиг, 4 - блок-схема вычислителя эна1229969 40 чения ошибки кода Рида-Соломона,на фиг, 5 - структура кодового словаГ-составного кода.Устройство содержит блок 1 разделения кодов, вычислитель 2 локато" 5ров ошибок первого внешнего кода,корректор . 3 кода Рида-Соломона,.вычислитель 4 локатора ошибки кодаРида-Соломона, вычислитель 5 значения ошибки кода Рида-Соломона, блок О6 коммутации локатора однократнойошибки, первый сигнализатор 7 наличия ошибок, блок 8 коммутации первойошибки кода Рида-Соломона вычислитель 9 четности ошибок, первый дешифратор 10, второй дешифратор 11,третий дешифратор 12, блок 13 комму,тации ошибок кода Рида-Соломона,корректор 14 смешанных разрядов,формирователь 15 значения ошибок смеОшанных разрядов,. формирователь 16информационных разрядов первоговнешнего кода.Вычислитель 2 локаторов ошибокпервого внешнего кода содержит первый,формирователь 17 первого локатора, формирователь 18 расширенногосиндрома, второй формирователь 19первого локатора, формирователь 20дискриминанта, блок 21 управления, ЗОблок 22 коммутации первого локатора, третий формирователь 23 первоголокатора, формирователь 24 второголокатора, второй сигнализатор 25наличия ошибок,Вычислитель 4 локатора ошибоккода Рида-Соломона содержит формирователь 26 упорядоченного синдрома,первый формирователь 27 обратногоэлемента, первый формирователь 28частичных произведений, первый формирователь 29 линейных функций, сум-,матор 30 по модулю два,Вычислитель 5 значения ошибки 45 кода Рида-Соломона содержит второй .формирователь 31 обратного элемента, второй формирователь 32 частичных произведений, второй формирователь 33 линейных функций, первый формирователь 34 вспомогательных символов, третий формирователь 35 частичных произведений, третий формирователь 36 линейных функций, четвертый формирователь 37 частичных произведений,55 второй формирователь 38 вспомогательных символов, третий формирователь 39 вспомогательных символов. 4Для описания работы устройствавведены следующие обозначения: кодРида-Соломона - код РС, первый внешний код (код Нордстрома-Робинсона) -код НР,+" - знак сложения по моду"лю два, СР(2 ф) - .поле Галуа, содержащее 2 элементов, каждый из которых является набором из ш двоичных разрядов, о: примитивный элемент поля СР(2), являющийся корнеммногочлена Х 1 Х+, (Нщл Нщ,фе,0) - двоичный е-мерный вектор, сопоставляемый элементу Б=НА +Исс +Ю поля СР(2); 6,. ш ю11; Й , 21, О 1 1=0,1 - элементы поля СР(2); Л,Р фК дк ЬКЯ,;1=1., 2 - элементы поля СР(2);Ч - знак логического ИЛИ.Устройство работает следующим образом,Декодируемое 80-разрядное словоГ -составного кода поступает иэ па 1мяти на входы 1 и 2 устройства,(штрих указывает на возможные ис"кажейия в декодируемом слове .Структуракодового слова Г данного составного кода представлена нафиг. 5, При кодировании исходное 64 разрядное информационное слово а 1,а,,аразделяется на две части а,.,а% к аИац соответственнопо 56 и 8 разрядов. Первая, часть кодируется (16, 14) - кодом РС над полем СР(2 ф). При этом информационныеразряды аа разбиваются на наборы по четыре разряда, например:а,а,а,аа,а каждыйиз которых рассматривается как элемент оля СР(2 ф ). В результате кодирования кодом РС формируются проверочные разряды сс кода РС,Слово кода РС образует матрицу, состоящую из .16 столбцов (элементов поля СР(2"), каждый из которых состоит из четырех разрядов. Информационные разряды арац, кодируется вслово Ъ-(ЬО,Ъ Ь 5) кода НР, причем Ь =ар Ь =а, а Ъ,Ьв ,Ьцпроверочные разряды кода НР. Итоговое кодовое слово Г-составного(80, 64)-кода состоит иэ слова с=(с 1су,аА ам) кода РС ислова.й (Ейш) "смешанных" разрядов й, которые представляют со"бой сумму по модулю два 1,-го разрядакода НР н четырех разрядов 1-гостолбца кода РС, На вход 1 поступает 64-разрядное декодирующее сло=Я+Ь во кода РС: с =(слс ал. а,.На вход 2 поступает 16-разрядное декодируемое слово Г=(Г(Г43 "сме 11шанных разрядов. Слово Г с входа 52 проходит в блок 1 и корректор 14,В блоке 1 формируется декодируемоеслово кода НР - Ь =(Ъо,Ьл 4) пУтем реализации соотношений/( ( фОЬ 1 с=Е 1 с+с, +сл+с,+с п=41 с+1,1 с=0,1;Ъ=1+а +аиа+а ш=41 с 1 с=215 И 1знак + в индексах означает сложение целых чисел.l /ЬлЬ в формирователь б,Слово с входа1 поступает в 20блок 1, вычислитель 4 и корректор3. В вычислителях 2 и 4 одновременно вычисляются локаторы первой и второй ошибок кода НР - 1 =(11 1 1,К Ь К 1 Кл1 ц) 1 с=1,2 (в блоке 2) и (первыйнижний индекс в обозначениях элемента полей СР(2) и СР(2 означаетпорядковый номер элемента поля, авторой нижний индекс - номер компоненты элемента) локатор ошибки 30кода РС - Я =(4 Д ,1,с) (блок 4),Вычислитель 2, кроме того, формируети выдает в другие блоки сумму первого и второго локаторов 1= +1 ил ъдвоичные управляющие сигналы Уо Ыл,35(114 и Р - четкость суммы соответственно старших восьми разрядов, младших восьми разрядов и всех разрядовслова Ь; 0=1, если в слове Ь про(Я 4 Я 2. ) (ЯлЬ ЯЬ ЯИ Я 0 Я 25 Я 2 Э Ъ Яг 0)=(слсуал а(4) Н (1) где Н 1 - проверочная матрица кода РС,Т - знак транспонирования. Матрица Нрсимеет видНк:л,л,лл л ллл1 Гю ,сылф (3(4 О(у( с лтлц55 где С - примитивный элемент поляСР(2"), являющийся корнем многочле 4на Х +Х+1. Матрица Н составленатаким образом, что двоичное представление элемента с 4 в виде четырехКмерного вектора совпадает с номеромстолбца, в котором он находится. Вдвоичном виде проверочная матрицаНрприведена в табл. 1, Вычислитель4, кроме того, вычисляет элемент=)+1 поля СР(2"). Первый сигнализатор 7, используя сигналы Р, с 1 мс 1 д 1 с 1 л 1 Я ир формирует. двоичные управляющие сигналы Уо ) и(чи=О. В этом слУчае слово Г выДаетсЯна выход устройства без изменений.Если же ошибки есть они исправляются, При этом устройство реализуетследующие три случая исправления ошибок,(А. В слове Ь ошибок нет, т.е.У=1, Тогда, если ЯФО то в слове.с искажен один столбец с номером; -Яа значение ошибки в этом столбце Ьл=(ЬВЬЬлл ЬЫ=ЯлБ, В слове Ь обнаружена одна/ошибка, в этом случае И=Р=1. Приэтом сумма локаторов 1 совпадает слокатором 1а величина И совпадает с величиной+1 . Если оказывается, что 1 =лт.е. У=О то в словес искажен один столбец с номером 1/и Ь=Я, Если Р=1 и 3 Ф л т.е.,К ФОили, если Р=1 и ЯФО то необходимоотказаться от декодирования и первый сигналиэатор 7 формирует Угн =.,ВВ слове Ь происходит две ошибки в позициях 1 и 1т,е, И=1, Вэтом случае в слове с искажены двастолбца с номерами 1 и 1. Значения ошибок йи И в этих столбцах находятся из системы уравненийнад полем СР(2): 1Ьа=1 лЯл+Яд1=1 л+1 р , (2) Вычисление значения ошибки ЬпоФормуле (2 ) реализуется вычислитенаходится как сумма по модулю два трех разрядов слова Ь , номера ко/торых соответствуют номерам единичных элементов г"й строки матрицы.гНапример,Аог=ЬЧ+Ь 5+ЬЬ+Ь.Вычисленные таким образом элементы бо, 6 поля СР(2 ) и двоичные величины А, АЬ , АТ, АВ поступают на выход 1 формирователя 18, отку О да проходят в формирователь 20 и второй формирователь 19. Величины Ау, А 5, Ал 1 иА поступают на выход 3 формирователя 18, откуда проходят в формирователь .20 Двоичные величи ны йсг, йм) и Р поступают соответственно на второй,.четвертый и, пятый выходы формирователя 8. Величина Йм)Апроходит во второй сигнализатор 25 и на выход 3 вычислителя 2, Вели чина Р поступает на выход 5, вычис-. лителя 2, Величина йсг поступает в блок . 21, второй сигнализатор 25., блок 22, формирователь 24 и на выход 1 вычислителя 2, как старший разряд суммылокаторов.Первый формирователь 17 с помощью сумматоров по модулю два вычисляет величинупутем умножения словаЬ на транспонированную матрицу Н ЗО (табл. 2 - проверочные матрицы кода Нордстрома-Робинсона)т%43 о ) =(ЬоьАЬл)Н"иВеличина 4 поступает с выхода этого блока на входы блоков 20-25 и на первый выход вычислителя 2 А образуя младшие разряды суммы локаторов г= ИО Й ДАД). Величина Ь с выходавычислителя 2 поступает в блок б, 40 вычислители 4 и 5 и первый сигнализатор 7.В блок 22 элемент В поступает в качестве первого варианта младших разрядов локаторов 1 Л (всего форми руется четыре варианта младших разрядов локатора гпл).Второй формирователь 19 с помощью сумматоров по модулю два и элементов И-НЕ формирует второй вариант . 50. младших разрядов локатора г 4 - элемент М поля СР(2).При этом реализуются соотношенияшфА 4:+бог+оо)Аф + фюбоФАшо=АВ+Ал+6 оо+ 4)Йг+6 оФАМг Пг+ пг+по)+п 2 ощгГщаомо)М + гппопо) о по ,Моео пг о 2 о) и г Величина М с выхода формирователя 19 поступает в блок 22.В формирователе 20 с помощью сумматоров по модулю два и элементов И-НЕ вычисляется дискриминант (РрРЛ), который позволяет вычислить третий и четвертый варианты младших разрядов локаторов 1,л в третьем фор" мирователе 23 определить конфигу 1рацию ошибок в слове Ь . Формирование дискриминанта выполняется путем реализации соотношенийПог-Ап+Гоб;оо Ло) )ППП =Ао+А 6" + ЯЛ +ф)Роо =АВ+ о,Я+ Д 1;Эа =А 6+ло+ 7 о ЯР р =А+Ха о + й + УЙ ф1)ла)=АВ+лгл+ длйВеличины 0 и Р с выхода форми-. рователя 18 поступают в третий формирователь 23 и блок 21.В третьем формирователе 23 вычисляются третий 2 о и четвертый 24 варианты младших разрядов локаторовПри этом с помощью сумматоров по модулю два и элементов И-НЕ реализуются выражения2,=ЭС+В С, +О,(Д+Р);2 дЖ+Д-г 1ПП;ОП)ОПП РП), )-О,), где С 1=ф+Д, Сг=ф+Д, Сэ=ф+Д+ДВеличины ),с выхода третьего формирователя 23 поступают на вход блока 22.Блок 21 формирует двоичные управляющие сигналы К 4, Кгэ Ко1 Фф о 24 позволяющие определить конфигурацию ошибки, выбрать нужный вариант младших разрядов локатора г,1 и сформировать старший разряд этого локатора,Сигналы 1, 1,1 формируются путемсравнения дискриминанта с нулем спомощью элементов ИЛИ-ЙЕ следующимобразом:(1, если 0 к=О,К г ф 4 . гф 10, если ЭкФО,1 с=О, 1Сигналы Йр и 1.Л с второго выхода блока 21 передаются в блок 22, второй сигналиэатор 25 и на выход 5 вычислителя 2. Ф;=11=0,(6) Первый формирователь 28 с помощью элементов И-НЕ реализует 16 частичных произведений вида О;:,. Яг, 1=0 1, 2, 3Первый формирователь 29, используя Ж и сумму локаторов 1, которая поступает по входу 2, формирует линейную функциюи:Р =Бг +1=1+1При этом с помощью сумматоров по модулю два и элементов НЕ. реализуются соотношения3 .а Рь 3 З +/лгф.Лл фРу + ВОГ- 3 а лга Рф 22 (флаг л )гол цапР 1 о" 1 л Ро = Ула 3" ддРм лахор+ фФормирование суммы)ц=1+ раньше сигналаускоряет формирование сиг-, нала отказа до декодирования Яоткв блоке 7 в случае трехкратной неисправимой ошибки и тем самым позволяет ускорить выдачу исправленного слова Г в случае однократной ошибки.Сумматор 30 формирует локатор Л путем реализации поразрядного сло-, жения по модулю два И ик=/Ц,з-К 1-=.О 1 2 3Элементы /Ц ивыдаются соответственно на выходы 2 и 1 вычислителя 4,Блок 6 с помощью элементов ИЛИ-НЕ формирует "ускоренный локатор ". путем реализации соотношений1 а =Йл,дсЯд ьаЧИ,Д,;к Жк,ч Ъ М 11 Х 1 с, 1 с=2 1 О. Первый сигнализатор 7 с помощью элементов И-НЕ,НЕ И-ИЛИ-НЕ формирует сигналы 11 о и 14 о соответственно,оБщоб отсутствии ошибок и об отказе от декодирования, реализуя выражения10 Бщ)-Рч,Ч Рал,ЧРаЛЧ РБЛо 12=Ел Ег 112 ЫР =Р)Чбтр 1 3)2 У 10 Л 712 Сигнал , поступает .на выход 5 устройства. Если Ыотк =1, то вычислительная система, использующаяустройство для декодирования, не принимает слова с выходов устройства 1, 2 и 3, считая их ошибочными,Если Ы,=О то вычислительная система принимает исправленные слова свыходов 1, 2 и 3 через время %после ввода слова Г в устройстводля декодирования, прнчем , С 7,с 2что соответствует отсутствию ошибок, одной и двум ошибкам в сло ве ГВычислитель 5 работает следующимобразом (фиг. 4), Первая часть синдрома Бл поступает с входа 1 в первыйформйрователь 34, а вторая часть 15 Яд - во второй формирователь 38,Первый формирователь 34 с помощью сумматоров по модулю два формирует двоичные сигналы 20ллъ 0 . лБ л л 2 я Блг+Блкоторые поступают в .третий формирователь 35.Второй формирователь 38 с помощью сумматоров по модулю два форми рует двоичные сигналы Ъ=Б 2+Б 2 о ЯггЯга+ЯЫ Бс Б 22+Бг Бгг-Бго+ Я 2 л; Бга=Яо+ Бгг ЯгЯг+ Бы которые поступают во второй формирователь 32.Второй формирователь 31, получивс входа 3 сумму локаторовформирует обратный элемент в поле СР(2 ):1, телю 27. Элемент Р поступает во второй 32 и третий 35 формирователи., Третий формирователь 35 с помощьюэлементов.И-НЕ формирует 16 частичных произведений 11 =,Бл где индексы принимают следующие значения: Второй формирователь 32 с помо- "щью элементов И-НЕ формирует 20 частичных произведений вида 50 а 1 =Б 21где значения1 следующие: и они поступают в блок 36.