Устройство для исправления ошибок

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Е С 11 ЗШ 6 06 Р 11 ЗОБРЕТ ЬСТВ овного и ды тактовых имп ба, сигнала сбр иены с одноимен ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ОПИСАНИЕ АВТОРСКОМУ С 8(71) Ленинградский ордена Ленинаполитехнический институтим, М.И.Калинина(прототип).Хатагуров Я.А, и Руднев Ю.П.Повышение надежности цифровых устройств методами избыточного кодирования, М., "Энергия", 1974, с.187-188,рис.7.1 и 7.5,(54)(57) 1. УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК, содержащее проверочныйблок, первые входы которого соединены с выходами основного блока, первыми входами первой группы сумматоров по модулю два и первыми входамиблока обнаружения ошибки, вторыевходы - с выходами контрольного блока и вторыми входами блокаобнаружения ошибки, выход - с третьими входами блока обнаружения ошибки, входамиприема вектора синдрома блока Фикса:ции первого отказа и первыми входамивторой группы сумматоров по модулюдва, выходы которых соединены черезпервый дешифратор с первыми входамигруппы элементов ИЛИ, выходы которыхсоединены с вторыми входами первойгруппы сумматоров по модулю два, первые входы блока Фиксации первого НИЯ,.13,ФЮВ отказа соединены с первыми входамипервой группы элементов И, выходыкоторых соединены с вторыми входамивторой группы сумматоров по модулюдва и через второй дешифратор -с вторыми входами груйпы элементовИЛИ, первый выход блока обнаруженияошибки соединен с вторыми входамипервой группы элементов И, о т л ич а ю щ е е с я тем, что, с цельюповышения надежности и достоверностифункционирования устройства, в неговведены блок Фиксации второго отказатретья группа сумматоров по модулюдва, первый элемент ИЛИ, блок Формирования сигнала ошибки, вторая группа элементов И, первый элемент И-НЕпричем вход первого строба устройства соединен с одноименными входами онтрольного блоков, вхоульсов, второго строъ оса устройства соедиными входами блоков Фиксации первого и второго отказ вход начальной установки устройс ва - с одноименными входами блок Фиксации первого и второго отказови блока Формирования сигнала ошибки,вход третьего строба устройства -с одноименными входами блока формирования сигнала ошибки и первымвходом второй группы элементов И,вторые входы которой соединены с выходами первой группы сумматоров помодулю два, а выходы - с информационным выходом устройства, первыйблокировочный вход блока Фиксациипервого отказа соединен с выходомпервого элемента И-НЕ, второй блокировочный вход - с нулевой шиной, первые выходы - с первыми входами тре2 О В условиях отсутствия ошибок, вызванных отказами или сбоями блоков 1 и 2, по входу 36 поступает. нулевой вектор синдрома и на втором выходе 40 устанавливается единичный сигнал сумматора 71 по модулю два, йыполняя операцию над всеми разрядами кода, формируют на выходе единичный сигнал, так как организован контроль по нечетности. Но элемент И 73 блокирован нулевым сигналом Подключение элементов И-НЕ 55 кС-входу и входу "Ф 1" счетчиков повышает помехоустойчивость последних,На временных диаграммах, иллюст"рирующих работу блока (фиг.5), цифры 5у осей ординат соответствуют номерамвходов и элементов блока, чей выходной сигнал изображен по даннойоси. Запись вида 56;(1=1,2,4,8,9)обеспечивает соответствующий выходвыбранного счетчика,Случай 1 соответствует кратковременному сбою, приводящему к неустойчивому сигналу на выходах 27.Как видно из диаграммы, сигнал навыходе 35 блока остается равнымединице, на выходах 34 значение.сигналов не изменяется и очереднымсигналом сброса по входу 29 (илинаглядности показан сразу послестроба 52) счетчика снова обнуляются, Случай 2 соответствует вектору синдрома устойчивого отказа.Сигнал на выходе 35 блока становится равным нулю, тем самым блокируется работа элементов И 52 и И-НЕ 51,чем счетчики защищаются от сигналасброса по входу 29 и от приеманового вектора синдрома. На выходах 34 устанавливается вектор синдро-ЗОма зафиксированного отказа. Выдачавектора синдрома по первым выходамсчетчиков, блокировка их работыпо выходам 9 сведена с целью защиты от разброса временных характеристик счетчиков, Так, если провоДить блокировку сигналами с первыхвыходов, то первый сработавшийсчетчик может заблокировать остальные счетчики и не пропустить щв них для записи восьмой тактовыйимпульс, что искажает запомненныйвектор синдрома. Блокировка посигналам с выходов блока 9 исключает такую ситуацию. 45Блок 6 обнаружения ошибки (фиг.4)работает следующим образом. с выхода элемента ИЛИ 70, поэтому сигнал на первом выходе 39 равен нулю.При появлении ненулевого вектора синдрома на входах 36 на выходе элемента ИЛИ 70 формируется единичный сигнал. На выходе элемента НЕ 72 устанавливается нулевой сигнал. Если ошибка является однократной или трехкратной, то на выходе сумматора 71 по модулю два устанавливается нулевой сигнал, В результате элемент И 73 остается заблокированным по второму входу и на выходе 39 присутствует нулевой сигнал. Если же ошибка является двухкратной, то выходной сигнал сумматора 71 по модулю два равен единице и на выходе 39 устанавливается единичный сигнал, указывающий на наличие двойной ошибки,Блок формирования сигнала ошибки работает следующим образом.1В начальный момент времени единичным сигналом по входу 42 триггеры 67 и 68 устанавливаются в нулевое состояние. На входах 47 и 48 блокировки присутствуют единичные сигналы, на входе 49 присутствует нулевой сигнал, На входах 43,45 и 46 присутствуют нулевые вектора синдромов, На вход 44 подается нулевой сигнал первой контрольной суммы (5 ОМ 1) . Так как блок 9 блокиро - ван по входу 47 до тех пор, пока блок 5, не зафиксирует второй отказ, то рассматриваем работу блока 9 только после фиксации второго отказа, Фиксация второго отказа блоком 5 приводит к установлению нулевого сигнала на входе 4/, что снимает блокировку элемента ИЛИ-НЕ 64 и элемента ИЛИ-НЕ 65, разрешая установку в единичное состояние по Э -входам триггеров 67 и 68. Группа сумматоров 58 по модулю два Формирует третий контрольный вектор синдрома КЗ (КЗ=К 10+ К 2), где К 1 вектор синдрома, запомненный блоком 4, К 2 - вектор синдрома, запомненный блоком 5, Группа сумматоров 59 по модулю два формирует вектор второй контрольной суммы ВОМ 2, а группа сумматоров 60 по модулю два формирует вектор третьей контрольной суммы 5 ОМЗ. Элементы ИЛИ-НЕ 6 1-63 норв мируют единичные сигналы, если векторы 50 МЗ, 5 ОМ 2 и 5 ОМ 1 являются нулевыми. Следовательно,1120335 17если хотя бы один вектор контрольной суммы является нулевым, то хотя бы один входной сигнал элемента ИЛИ-НЕ 64 является единичным, что блокирует установку Э -входов триггера 67 в единичное состояние. При фиксации двух отказов и нулевом векторе синдрома на выходе блока 3 ни одна контрольная сумма не равна нулю, для исключения ложной установ ки триггера 67 в единичное состояние на один из входов элемента ИЛИ-НЕ 64 подается блокирующий единичный сигнал отсутствия ошибок, поступающий на вход 48 блока. 5 При фиксации двух отказов иприсутствии единичного сигнала на входе 49 блока на входах Э триггера 68 устанавливается единичный сигнал. 20 Поступление строба 5 3 на вход 41 блока обеспечивает установку триггера 68 в единичное состояние, но так как триггер 67 по-прежнему находится в нулевом состоянии, элемент И 69 заблокирован по первому входу. При появлении ошибки, вызваннойтретьим отказом или сбоем, все векторы контрольных сумм ненулевые.Блокировка элемента ИЛИ-НЕ 64 повходу 48 блока снята, и на 3 -входах триггера 67 устанавливаетсяединичный сигнал, который по стробу 53 на входе 41 блока устанавливает триггер 67 в единичное состояние. Если при этом триггер 68 ужеустановлен в единицу (что свидетель,ствует о Фиксации двойной ошибки),то на выходе элемента И 69 устанавливается . единичный сигнал неисправимой ошибки.Если же третий отказ проявляется до появления двойной ошибки, товначале в единичное состояние установлен триггер 67, а при первомпоявлении двойной ошибки (даже вызванной одним из зафиксированных отказов и сбоем) установлен в единичное состояние триггер 68, что приводит к появлению единичного сигнала на выходе элемента И 69, который подключен к контрольному выходу устройства, 1120335тьей группы сумматоров по модулю два и с входом приема первого вектора синдрома блока формирования сигнала ошибки, вход приема контрольной суммы которого подключен к первому блокировочному входу блока фиксации второго отказа и к выходу первого элемента ИЛИ, вход приема второго вектора синдрома - к первым выходам блока фиксации второго отказа, вход приема третьего вектора синдрома - к выходам проверочного блока, входу приема вектора синдрома. блока фиксации второго отказа и к вторым входам третьей группы сумматоров по модулю два, вход фиксации второго отказа- к второму выходу блока фиксации второго отказа, вход отсутствия ошибки - к второму выходу блока обнаружения ошибки, вход двойной ошибки - к первому выходу блока обнаружения ошибки, выход - к контрольному выходу устройства, выходы третьей группы сумматоров по модулю два подключены к входам первого элемента ИЛИ, а второй выход блока фиксации первого отказа - к второму блокировочному входу блока фиксации второго отказа, входы первого элемента И-НЕ подсоединены к нулевой шине.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что, блок фиксации первого (второго) отказа содержит первый элемент ИЛИ-НЕ, вторые элементы И-НЕ, третий и четвертый элементы И-НЕ, первый и второй элементы И, второй элемент ИЛИ, двоично-десятичные реверсивные счетчики, вход приема вектора синдрома блока подключен к первым входам вторых элементов И-НЕ, вход начальной установки - к первому входу второго элемента ИЛИ, вход сигнала сброса - к первому входу первого элемента И, вход второго строба, вход тактовых импульсов и первый блокировочный вход - соответственно к первому, второму и третьему входам третьего элемента И-НЕ, выход которого соединен с первым входом первого элемента ИЛИ-НЕ, второй вход которого соединен с вторым блокировочным входом блока, а выход - . с вторыми входами вторых элементов И-НЕ, выходы которых соединены с входами "41" соответствующих двоично-десятичных .реверсивных счетчиков, выход первого элемента И соединен с вторым входом второго элемента ИЛИвыход которого соединен с входами Рдвоично-десятичных реверсивных счетчиков , Э -входы которых соединеныс нулевой шиной, С-вход и вход -1"с выходом четвертого элемента И-НЕ,первые выходы - с первыми выходамиблока, вторые выходы - с входамивторого элемента И, выход которогосоединен с четвертым входом третьего элемента И-НЕ, вторым входомпервого элемента И и вторым выходомблока, входы четвертого элементаИ-НЕ подключены к нулевой шине,3 . Устройство по п.1, о т л ич а ю щ е е с я тем, что блок формирования сигнала ошибки содержит четвертую, пятую и шестую группы сумматоров по модулю два, со второго по седьмой элементы ИЛИ-НЕ, первый и второй триггеры, третий элемент И, причем вход приема третьего строба блока соединен с С-входами триггеров, вход начальной установки - с Р -входами триггеров, вход приема первого вектора синдрома - с первыми входами четвертой группы сумматоров .по модулю два, вход приема контрольной суммы - с входами второго элемента ИЛИ-НЕ, вход приема второго вектора синдрома - с вторыми входами четвертой группы сумматоров по модулю два и первыми входами пятой группы сумматоров по модулю два, вход приема третьего вектора синдрома - с первыми входами шестой группы сумматоров по модулю два и вторыми входами пятой группы сумматоров по модулю два, выходы четвертой группы сумматоров по модулю два соединены с вторыми входами шестой группы сумматоров по.модулю два, выходы которой соединены с входами третьего элемента ИЛИ-НЕ, выходы пятой группы сумматоров по модулю два соединены с входами четвертого элемента ИЛИ-НЕ, входы пятого элемента ИЛИ-НЕ соединены соответственно с выходами второго, третьего и четвертого элементов ИЛИ-НЕ, входом фиксации второго отказа блока и первым входом шестого элемента ИЛИ-НЕ, входом отсутствия ошибки блока, а выход - с 3 -входами первого триггера, вход двойной ошибки блока соединен через седьмой элемент ИЛИ-НЕ с вторым входом шестого элемента ИЛИ-НЕ, выход которого соединен с Э -входами1120335второго триггера, К и 5 -входы триг- ствующими входами третьего элементагеров подключены к нулевой шине, И, выход которого подключен к выходувыходы триггеров соединены с соответ- блока.1Изобретение относится к вычислительной технике и автоматике и может быть использовано для построениявысоконадежных цифровых устройств;Известно устройство для исправления ошибок, содержащее блоки обнаружения ошибок краткости С и 1+1входы которых подключены к прямыми инверсным входным шинам устройства,локализатор ошибок кратности С , 10соединенный выходами с первыми входамнкорректора ошибок кратности Ф, выходыкоторого являются выходными шинамиустройства 1 1.Недостаток данного устройства 15состоит в том, что оно не может исправлять ошибки кратности С + 1, втом числе и в случае ординарногопотока отказов в резервируемом устройстве. 20Известно устройство для исправления ошибок, содержащее исходныйблок (информационные разряды) иконтрольный блок, соединенные черездекодер ошибок с входами корректора. 25При использовании кода Хэммингаи обеспечении минимального кодовогорасстояния, равного трем, устройство исправляет все одиночные ошибки,а при минимальном кодовом расстоя- З 0нии, равном четырем, устройствоисправляет одиночные и обнаруживает все двойные ошибки, вызванные отказами в исходном и контрольном блоках 21,35Однако устройство не может исправлять двойные ошибки, в том числеи в случае ординарного потока отказов в резервируемом устройстве.Наиболее близким к изобретению 40является устройство для исправленияошибок, содержащее локализатор ошибки, выход которого соединен с первыми входами сумматора по модулюдва и первого элемента И, выход 45которого через регистр соединен с.первым входом второго элементаИ, блоки обнаружения одиночной 2и двойной ошибок, выходы которых соединены с вторыми входами первого и второго элементов И соответственно, выход второго элемента И через первый дешифратор соединен с первым входом элемента ИЛИ и вторым входом сумматора по модулю два, выход которого через второй дешифратор соединен с вторым входом элемента ИЛИ, выход которого соединен с первым входом корректора, вто. рой вход корректора соединен с входом устройства, входами локализатора ошибки, блоков обнаружения одиночных и двойных ошибок 3 .Недостаток известного устройства состоит в том, что оно не обеспечивает исправления двухкратных ошибок в случае ординарного потока отказов и возникновения отказов, приводящих к неустойчивым ошибкам выходных сигналов, Практически все отказы элементов цискретных устройств проявляются в виде искажения выходного сигнала лишь на части входных наборов и с этой точки зрения являются неустойчивыми, Кроме того, неспособность к обнаружению трехкратных ошибок ведет к неконтролируемости устройства после возникно- вения второго отказа.Цель изобретения - повышение надежности устройства за счет исправления днухкратных ошибок как приналичии двухкратных отказов, приводящих к устойчивым ошибкам, так и приналичии двухкратных отказов, приводящих к неустойчивым ошибкам в векторе выхедных сигналов информации, а.также повышение достоверностифункционирования устройства путем обнаружения всех ошибок в векторе выходных сигналов, вызванных третьим отказом, в случае ординарного потока отказов, при котором велика вероятность того, что до появления трех, кратного отказа, приводящего к появ.лению неустойчивой трехкратной ошиб.11203ки возникают однократные и двухкратные отказы, приводящие к неустойчивым однократным и двухкратным ошибкам.Поставленная цель достигается тем, 5 что в устройство для исправления ошибок, содержащее проверочный блок, первые входы которого соединены с выходами основного блока, первыми1 О входами первой группы сумматоров по модулю два и первыми входами блока обнаружения ошибки, вторые входы - с выходами контрольного блока и вторыми входами блока обнаружения ошиб 15 ки, выход - с .третьими входами блока обнаружения ошибки, входами приема вектора синдрома блока фиксации первого отказа и первыми входами второй группы сумматоров по модулю два, вы 20 ходы которых соединены через первый дешифратор с первыми входами группы элементов ИЛИ, выходы которых соединены с вторыми входами первой группы сумматоров по модулю два, первые25 входы блока фиксации первого отказа соединены с первыми входами первой группы элементов И, выходы которых соединены с вторыми входами второй группы сумматоров по модулю два и через второй дешифратор - с вторыми30 входами группы элементов ИЛИ, первый выход блока обнаружения ошибки соединен с вторыми входами первой группы элементов И, введены блок фиксации второго отказа, третья группа сумма торов по модулю два, первый элемент ИЛИ, блок формирования сигнала ошибки, вторая группа элементов И, первый элемент И-НЕ, причем вход первого строба устройства соединен с одО ноименными входами основного и контрольного блоков, входы тактовых импульсов, второго строба, сигнала сброса устройства соединены с одноименными входами блоков фиксации первого и второго отказов, вход начальной установки устройства - с одноименными входами блоков фиксации первого и второго отказов и блока формирования сигнала ошибки, вход 50 третьего строба устройства - с одноименными входами блока формирования сигнала ошибки и первым входом второй группы элементов И, вторые входы которой соединены с выходами 55 первой группы сумматоров по модулю два, а выходы - с информационным выходом устройства, первый блокиро 35 4вочный вход блока фиксации первого отказа соединен с выходом первого элемента И-НЕ, второй блокировочный вход - с нулевой шиной, первые выходы - с первыми входами третьей группы сумматоров по модулю два и с входом приема первого вектора синдрома блока формирования сигнала ошибки, вход приема контрольной суммы которого подключен к первому блокировочному входу блока фиксации второго отказа и к выходу первого элемента ИЛИ, вход приема второго вектора синдрома - к первым выходам блока фиксации второго отказа, вход приема третьего вектора синдрома, - к выходам проверочного блока, входу приема вектора синдро-ма блока фиксации второго отказа и к вторым входам третьей группы сумматоров по модулю два, вход фиксации второго отказа - к второму выходу блока фиксации второго отказа, вход отсутствия ошибки - к второму выходу блока обнаружения ошибки, вход двойной ошибки - к первому выходу блока обнаружения ошибки, выход - к контрольному выходу устройства, выходы третьей группы сумматоров по модулю два подключены к входам первого элемента ИЛИ, а второй выход блока фиксации первого отказа - к второму блокировочному входу блока фиксации второго отказа, входы первого элемента И-НГ подсоединены к нулевой шине.При этом блок фиксации первого (второго) отказа содержит первый элемент ИЛИ-НЕ, вторые элементы И-НЕ, третий и четвертый элементы И-НЕ, первый и второй элементы И, второй элемент ИЛИ, двоично-десятичные реверсивные счетчики, вход приема вектора синдрома блока подключен к первым входам вторых элементов И-НЕ, вход начальной установки - к первому входу второго элемента ИЛИ, вход сигнала сброса - к первому входу первого элемента И, вход второго строба, вход тактовых импульсов и первый блокировочный вход - соответственно к первому, второму и третьему входам третьего элемента И-НЕ, выход которого соединен с первым входом первого элемента ИЛИ-НЕ, второй вход которого соединен с вторым блокировочным входом блока, а выход - с вторыми входами вторых элементов И-НЕ, выходы которых соединены5 11203 с входами "+ 1" соответствующих двоично-десятичных реверсивным счетчиков, выход первого элемента И соединен, с вторым входом второго элемента ИЛИ, выход которого соединен с вхо дами Й двоично-десятичных реверсивоных счетчиков, Р -входы которых соединены с нулевой шиной, С-вход и вход "-1" - с выходом четвертого элемента И-НЕ, первые выходы - сО первыми выходами блока, вторые выходы - с входами второго элемента И, выход которого соединен с четвертым входом третьего элемента И-НЕ, вторым входом первого элемента И 15 и вторым выходом блока, входы четвертого элемента И-НЕ подключены к нулевой шине. Блок формирования сигнала ошибки содержит четвертую, пятую и шестую группы сумматоров по модулю два, со второго по седьмой элементы ИЛИ-НЕ, первый и второй триггеры, третий элемент И, причем вход приема третьегостроба блока соединен с С-входами триггеров, вход начальной установки - с й -входами триггеров, вход приема первого вектора синдрома - с первыми входами четвертой группы сумматоров по модулю два, вход приема контрольной суммы - с входами второго элемента ИЛИ-НЕ, вход приема второго вектора синдрома - с вторыми входами четвертой группы сумматоров по модулю два и первыми входами пятои группы35 сумматоров по. модулю два, вход приема третьего вектора синдрома - с первыми входами шестой группы сумматоров по модулю два и вторыми входами40 пятой группы сумматоров по модулю два, выходы четвертой группы сумматоров по модулю два соединены с вторыми входами шестой группы сумматоров по модулю два, выходы которой соеди-45 нены с входами третьего элемента ИЛИ-НЕ, выходы пятой группы сумматоров по модулю два соединены с входами четвертого элемента ИЛИ-НЕ, входы пятого элемента ИЛИ-НЕ соединены соответственно с выходами второ"50 го, третьего и четвертого элементов ИЛИ-НЕ, входом фиксации второго отказа блока и первым входом шестого элемента ИЛИ-НЕ, входом отсутствия . ошибки блока, а вьмод - с 3 -входами первого триггера, вход двойной ошибки блока соединен через седьмой элемент ИЛИ-НЕ с вторым входом шес-.,35того элемента ИЛИ-НЕ, выход которого, соединен с Э -входами второго триггера, К-и 5-входы триггеров подключены к нулевой шине, выходы триггеров соединены с соответствующими входами третьего элемента И, выход которого подключен к выходу блокаНа фиг,1 представлена структурная схема предлагаемого устройства, на фиг.2 - Функциональная схема блоков фиксации отказов, на фиг.3 функциональная схема блока формирования сигнала ошибки, на фиг.4 - функциональная схема блока обнаружения ошибки, на фиг5- временные диаграммы.Устройство (фиг.1) содержит основной блок 1, контрольный блок 2 проверочный блок 3, блок 4 Фиксации первого отказа, блок 5 фиксации второго отказа, блок 6 обнаружения ошибки, первую группу сумматоров 7 по модулю два, первый элемент ИЛИ 8, блок 9 формирования сигнала ошибки, первую группу элементов И 10, вторую группу сумматоров 1 по модулю два, первый дешифратор 12, второй дешифратор 13, группу элементов ИЛИ 14, третью группу сумматоров 15 по модулю два, вторую группу элементов И 16, первый элемент И-НЕ 17.Устройство имеет информационный вход 18, информационный выход 19, контрольный выход 20, вход 21 тактовых импульсов, вход 22 начальной установки, вход 23 сигнала сброса, входы 24-26 соответственно первого (Й), второго (52) и третьего (53) стро" бов.Блоки (фиг.2) имеют входы 27 приема вектора синдрома, вход 28 начальной установки, вход 29 сигнала сброса, вход 30 второго строба, вход 3 1 тактовьм импульсов, первый 32 и второй 33 блокировочные входы, первые 34 и второй 35 выходы блока.Блок 6 имеет третьи 36, первые 37, и вторые 38 входы, первый 39 и второй 40 выходы.Блок 9 имеет вход 41 приема третьего строба, вход 42 начальной установки, вход 43 приема первого вектора синдрома, вход 44.контрольной суммы, входы приема второго 45 и третьего 46 векторов синдрома, вход 47 фиксации второго отказа, вход 48 отсутствия ошибки и вход 49 двой 112033550 ной ошибки. Блоки 4 и 5 содержат вторые элементы И-НЕ 50, третий элемент И-НЕ 51, первый элемент И 52,второй элемент ИЛИ 53, второй элементИ 54, четвертый элемент И-НЕ 55, двоично-десятичные реверсивные счетчики56 и первый элемент ИЛИ-НЕ 57. Блок 9содержит четвертую 58, пятую 59 ишестую 60 группы сумматоров по модулю два, второй 61, третий 62, четвер Отый 63, пятый 64, шестой 65, и седь-мой 66 элементы ИЛИ-НЕ, первый 67и второй 68 триггеры и третий элеменгИ 69. Блок 6 содержит третий элементИЛИ 70, сумматор 71 по модулю два, 15элемент НЕ 72 и четвертый элементИ 73.На структурной схеме предлагаемогоустройства (фиг.1) представленаразрядность связей между блоками, 20где К - число информационных выходоврезервируемого ДУ, :(и) - числоконтрольных разрядов блока 2 и числоразрядов вектора синдрома. Число разрядов контрольного блока выбирается 25достаточным для исправления всех одиночных и обнаружения всех двойныхошибок, Для обнаружения всех двойныхошибок вводится один общий разрядконтроля на нечетность всего выходного слова, поступающего на блок6 с блоков 1 и 2.Вид функций, реализуемых блоком2, полностью определяется видомфункций устройства. Блок 2 представляет собой либо синхронный автоматс памятью (если устройство 1 - синхронный автомат с памятью), либоавтомат без памяти (если устройство 1 - автомат без памяти),40Известно, что для любого комбинационного устройства и устройства с памятью можно однозначнопостроить контрольное устройство. При этом длясинхронных автоматов с памятью числосостояний исходного и контрольногоавтоматов совпадает. Блок 3 представляет собой группуэлементов сложения по модулю два,которые формируют вектор синдрома,Число элементов и их соединениес входами блока определяется видомпроверочной матрицы корректирующегокода. Примеры реализации блоков 2 и 3 для конкретного вида функций устройства описаны в 4 ). Основная идея, на которой основано построение предлагаемого устройства, заключается в учете ординарности потока отказов в дискретных устройствах, что позволяет повысить корректирующие воэможности кода, Необходимым условием расширения корректирующих свойств кода является заполнение вектора синдрома первого отказа и синдрома, образованного при появлении второго отказа. При этом не имеет значения, проявился ли второй отказ в первый раз в виде одиночной ошибки, и запомнен вектор синдрома второго отказа, или второй отказ проявился в первый раз совместно с первым отказом и запомнен вектор синдрома, равный сумме по модулю два векторов синдрома обоих отказов. В обоих случаях предлагаемое устройство работает успешно. Функция хранения векторов синдрома возложена на блоки 4 и 5, Блок 9 формирует сигнал неисправимой ошибки, условием формирования этого сигНала является наличие более двух отказов и фиксация хотя бы одной двойной ошибки. Если двойных ошибок нет, то считаем, что при ординарном потоке отказов любой вектор синдрома нечетной ошибки вменен одиночной ошибкой, а не тройной, потому что, любой тройной ошибке должна обязательно предшествовать двойная ошибка. Данное предположение не ново и неявно оно лежит в основе функционирования всех устройств с ограниченным числом исправляемых или обнаруживаемых ошибок.Запомним вектор синдрома К 1 в - первого отказа и вектор синдрома К 2, полученный при первом проявлении второго отказа. Возможно два случая: 1 - второй отказ в первый раз проявляется не одновременно с первым отказом, К 2= г ; 2 - второй отказ в первый раз проявляется одновременно с первым отказом, К 2 Ф г О+ ;, Сформируем еще один вектор КЗ=К 19 К 2. Тогда возможны два набора векторов:К 1=г;, К 2= г; КЗ= г,Яг 1, К 1= г К 2= г;О+г КЗ= г; . Следовательно, независимо от того, как проявляется второй отказ при фиксации вектора К 2, набор векторов К 1, К 2, КЗ неизменен. Обозначим текущий вектор синдрома на"Хг, О+ выходе блока формирования синдрома через К 4 и сформируем три контрольные суммы:5 О М 1=К 10+К 460 М 2=К 2 ЯК 4;5 О МЗ = К 3 (+) К 4,В силу того, что только сумма четырехкратных ошибок может дать нулевой вектор синдрома, то любые вектора, записанные с пятой по восьмую строку таблицы, не равны нулю. По наличию хотя бы одного нулевого вектора контрольной суммы определяется, что количество отказавших разрядов избыточного кода не более двух. При К 4=0 определение контрольных сумм должно блокироваться.Таким образом, любой третий отказ обнаруживается. При появлении вектора К 4 (соответствующего первым четырем строкам таблицы) устройство обеспечивает коррекцию ошибок. В первом случае коррекция отсутствует, во втором и третьем корректируются одиночные ошибки. В четвертом случае операцией К 1 ЯК 4=г3 восстанавливается вектор синдрома второй ошибки и независимым декодированием векторов г и г обеспечивается коррекция двойной ошибки. Ввод блока 9 позволяет сохранять работоспособность устройства и при появлении вектора К 4, представленного в пятой строке таблицы, если до этого не зафиксировано появление вектора К 4=г;(+ г.,Устройство работает следующим образом.В начальный момент времени сигналом начальной установки по входу 22 обнуляются элементы памяти блоков Контрольные суммы для восьми значений вектора синдрома К 4 в случае возникновения трехкратного отказа приведены в таблице ( для 5 первого набора векторов К 1, К 2,КЗ).4,5 и 9В результате на выходах 25 35 блоков 4 и 5 устанавливаются единичные сигналы, первый из которыхблокирует работу блока 5, а второй -работу блока 9. На выходах 34 блоков4 и 5 и на выходе 20 устройства устанавливаются нулевые сигналы. Считаем, что в начальный момент времениустройство является исправным. Поэтому на выходе блока 3 устанавливается нулевой вектор синдрома, так как 35векторы синдромов блоков 4 и 3 совпадают, то выходной вектор сигналовгруппы сумматоров 15 по модулю дваявляется нулевым, на выходе элементаИЛИ 8 устанавливается нулевой сигнал, 40 который блокирует работу блока 5 повходу 32. Блок 4 по входам 32 и 33разблокирован.Работы устройства разбиты на тритакта. В первом такте по стробу 5 1 4 проходит смена входных сигналов, поступающих по входу 18, а также сброссигналов по входу 23 несамозаблокированных блоков 4 и 5. Во второмтакте по стробу 5 2 разрешается 50работа блока 4 фиксации первогоотказа и блока 5 фиксации второгоотказа. В третьем такте происходитвыдача откорректированной информациина выход 19 (по стробу 53) и одновременно проверяется блоком 9 условие 55возможности ошибки. При обнаруженииошибки сигнал с выхода 20 блокируетработу последующего каскада, принимающего информацию с данного устройст 1 11203 ва Длительность стробов 81, Я 2, 53 выбирается достаточной для завершения переходных процессов в соответствующих блоках. Строб 8 2 должен пере - крывать заданное число тактовых им пульсов.Для защиты блоков 4 и 5 от ложных срабатываний на эти блоки подаются тактовые импульсы, что обеспечивает нечувствительность блоков 10 4 и 5 к сбоям блоков 1 и 2, длительность которых меньше заданного интервала, При этом устройство реагирует на сбой, не запоминая вектор обойного разряда кода, и произ водит коррекцию информации на выходе. В условиях отсутствия отказов в блоках 1 и 2 вектор синдрома на выходе блока 3 равен нулевому вектору, на выходе 39 блока 6 Формируется нулевой сигнал, поэтому группа элементов И 10 заблокирована. На выходе группы элементов ИЛИ 14 сигнал равен нулю, поэтому информационные сигналы с выхода блока 1 без изменения поступают на выход группы сумматоров 7 по модулю два и по стробу 5 3 через группу элементов И 16 выдаются на информационный выход устройства.В случае возникновения первого отказа блок 3 формирует ненулевой вектор синдрома, сигнал на выходе 39 блока 6 обнаружения ошибки остает 35 ся равным нулю, поэтому группа элементов И 10 по-прежнему блокирована. Вектор синдрома без изменения проходит группу сумматоров 11 по модулю40 два, дешифрируется дешифратором 12 и через группу элементов ИЛИ 14 поступает на группу сумматоров 7 по модулю два, где происходит исправление искаженного разряда. Одновремен 45 но по стробу 5 2 разрешается поступление тактовых импульсов на блоки 4 и 5,При появлении ненулевого вектора синдрома на выходе блока 3 и на выходе элемента ИЛИ 8 Формируется50 единичный сигнал, и снимается блокировка блока 5 по входу 32, по входу 33 он остается заблокированным. Блок 4 пс длительности сигналов на входах 27 определяет -сбои это или отказ.н 55 Если это отказ, то блок 4 принимает код синдрома и самоблокируется про,тив приема нового кода и сигналов 35 12сброса, поступающих на вход 29 этогс блока. Вектор синдрома первого обна. руженного отказа устанавливается на выходах 34 блока 4, На выходе 35 блока 4 устанавливается нулевой сигнал, который снимает блокировку блока 5 по входу 33. Одновременно векторы синдрома с помощью выхода 34 блока 4 и с выхода блока 3, поскольку они равны, Формируют нулевой вектор на выходе группы сумматоров 15 по модулю.11 а выходе элемента ИЛИ 8.возникает нулевой сигнал, который блокирует работу блока 5 по входу 32, т.е, несмотря на снятие блокировки по входу 33 блок 5 остается заблокированным. При последующем отсутствии ошибки в кодовом слове на выходе блока 3 Формируется нулевой вектор синдрома, на выходе элемента ИЛИ 8 вновь устанавливается единичный сигнал. Этот сигнал разблокирует блок 5 по входу 32, но так как вектор синдрома нулевой, то в блок 5 ничего по стробу 52 не заносится.При первом появлении второго отказа рассмотрим два случая. Случай 1. Второй отказ проявляется несовместно с первым отказом.Группа сумматоров 15 выявляет несовпадение векторов синдромов блока 4 и блока 3, в результате выходной сигнал элемента ИЛИ 8 становится равным единице, чем снимается второй блокирующий сигнал блока 5. По стробу 5 2 разрешается поступление тактовых импульсов на блок 5, и в блок 5 заносится код вектора синдрома второго отказа, после приема вектора синдрома блок 5 самоблокируется против приема нового вектора синдрома и сигнала сброса. На выходах 34 блока 5 устанавливается вектор синдрома второго отказа, на выходе 35 блока 5 устанавливается нулевой сигнал, чем снимается блокировка блока 9 по входу 47Сигнал на выходе 39 блока 6 равен нулю, и группа элементов И 10 остается заблокированной, вектор синдрома с выхода блока 3 также, как и в случае первого отказа, проходя без изменения через группу сумматоров 11, дещифрируется дешифратором 12, корректирует искаженные разряды кода на выходах группы сумматоров 7. Состояние блока 9 не изменяется. По стробу 53 информационные3 11203 40 разряды кода выдаются на информационный выход 19.Случай П. Второй отказ проявляется совместно с первым отказом. Группасумматоров 15 выполняет несовпадение векторов синдрома .блоков 4 и 3,выходной сигнал элемента ИЛИ 8 становится равным единице, что обеспечивает снятие второго блокирующегосигнала блока 5. По стробу 3 2 происходит запись вектора синдрома блока3 в блок 5, который самоблокируетсяот приема нового вектора синдромаили сигнала сброса по входу 29. Навыходах 34 блока 5 устанавливается 15вектор синдрома двойной ошибки, вызванной вторым отказом. На выходе35 блока 5 устанавливается нулевойсигнал, чем снимается блокировкаблока 9 по входу 47. На выходе 39 20блока 6 появляется единичный сигналналичия двойной ошибки, который разблокирует группу элементов И 10 иготовит блок 9 к Фиксированию фактапоявления двойной ошибки, вызванной 25вторым отказом. На выходе 40 блока6 также устанавливается нулевой сигнал наличия ошибки (при ненулевом векторе синдрома), этим сигналом снимается блокировка блока 9по входу 48. Вектор синдрома с выходов 34 блока 4 через группу элементов И 10 поступает на группусумматоров 11 и дешифратор 13.Группа сумматоров 11, выполняя опера 35цию сложения по модулю два над векторами синдромов блоков 3 и 4, восстанавливает вектор синдрома второгоотказа. Вектора синдромов первогои второго отказов, поступая соответственно на дешифраторы 13 и 12,дешифрируются и через группу элементов ИЛИ 14 поступают на вторые входы соответствующих элементов группысумматоров 7 по модулю два. Этимобеспечивается коррекция искаженныхразрядов кода.По стробу 9 3 блок 9 Фиксирует,появление двойной ошибки, выходной сигнал блока 9 остается равным50нулю, но теперь при обнаружениитретьего отказа или сбоя блок 9 выдает сигнал ошибки. Откорректированные разряды кода выдаются на информационный выход 19.После Фиксации второго отказа55блоком 5, как отмечалось, блок 9разблокируется и проводит контрольпо трем контрольным суммам 50 М 1,35 45 ОМ 2, 50 МЗ, обеспечивая бесперебойную работу устройства при любомиз векторов синдрома К 4, соответствующих первым четырем строкам таблицыПри появлении третьего отказаили сбоя блок 9 Фиксирует факт егопоявления, если уже зафиксированадвойная ошибка, то выдается сигналошибки на выход 20. Если же к моменту Фиксации третьего отказа незафиксирована двойной ошибка, тотретий отказ приводит к одиночнойошибке, а не к тройной, так как всилу ординарности потока отказовлюбой тройной ошибке должна предшествовать двойная ошибка. Поэтомублок 9 фиксирует факт наличия более двух отказов, но выдает сигналошибки только при последующем обнаружении двойной ошибки, Посколькутретий отказ проявляется как одиночный отказ, то сигнал на выходе 39блока б равен нулю, группа элементов И 10 блокирована. Вектор синдрома третьего отказа проходит безизменения группу сумматоров 11 помодулю два, дешифрируется дешифратором 12, поступает на группу сумматоров 7, где производится коррекция искаженного разряда кода.По стробу 5 3 информационные разряды кода выдаются на выходные шины.Аналогично устройство исправляетошибки, вызванные четвертым, пятым,и т.д. отказом, до тех пор, пока незафиксирована двойная ошибка,Основные работы блоков Фиксацииотказов.В начальный момент времени еди ничным сигналом по входу 28 блок.устанавливается в исходное состояние, все счетчики обнулены. На первых выходах счетчиков устанавливаются нулевые сигналы, на выходахединичные, На выходе элемента И 54устанавливается единичный сигнал,поступающий на выход 35 блока и навход элементов И-НЕ и разрешающийего работу от тактовых импульсов,поступающих на вход 31. Входы 32и 33 блока являются блокировочными,нулевой сигнал на входе 32 илиединичный сигнал на входе 33 запрещают прохождение тактовых импульсовчерез элементы И-НЕ 51 и ИЛИ-НЕ 57для стробирования записи векторасиндрома по входам "+ 1" счетчиков,