Аналого-цифровой преобразователь

О НИЕ ИЗОБРЕТЕНИЯМУ СВИДЕТЕЛЬСТВУ ВТОР орско-технолонницкого пол, Н. ВаОСУДАРСТВЕННЪЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР(71) Специальное конструктгическое бюро "Модуль" Виитехнического института(56) Авторское свидетельство СССРМ 1216827, кл. Н 02 М 1/26, 1985.Авторское свидетельство СССРМ 1288914, кл. Н 03 М 1/26, 1985.(57) Изобретение относится к цифровой измерительной технике и может быть испольэовано для преобразования аналоговыхвеличин в цифровые. Изобретение позволяет повысить точность. Это достигается тем Изобретение относится к цифровой измерительной и вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые.Целью изобретения является повышение точности.На фиг. 1 предстарлена функциональная схема устройства; на фиг. 2 - функциональная схема вычислительного блока; на фиг. 3 - укрупненный алгоритм функционирования устройства; на фиг. 4-11 - схема алгоритма работы блока управления устройства, полностью определяющая функции управляющего автомата, которым является что в устроиство, содержащее аналоговый коммутатор 2,.блок 5 сравнения токов, преобразователи 7, 8 код-ток, регистр 12 последовательного приближения, регистр 11 сдвига, вычислительный блок 14, введены регулируемый источник 6 тока, счетчик 10, что позволяет проводить метрологический контроль в широком температурном диапазоне путем минимизации аддитивной погрешности преобразователя. Эти же блоки в совокупности с цифровым блоком 9 сравнения позволяют осуществлять регулировку вспомогательного аналогового сигнала при проведении контроля, Введение источника 3 опорного напряжения позволяет скорректировать наклон передаточной характеристики, вызванный накоплением методической погрешности при определении кодов весов разряда преобразователя код-ток. 1 з, и. ф-лы, 2 табл. 11 ил,блок управления, В табл, 1, 2 приведены соответственно наборы входных переменных Уи входных Х.Устройство (фиг, 1) содержит входную шину 1, аналоговый коммутатор 2, источник 3 опорного напряжения, преобразователь 4 напряжение-ток, блок 5 сравнения токов, регулируемый источник тока 6, преобразователи 7, 8 код-ток, цифровой блок 9 сравнения, счетчик (С) 10, регистр 11 сдвига (РГС), регистр 12 последовательного приближения (РПП) выходную шину 13, вычислительный блок 14, блок 15 управления, управляющую шину 16 и 17, выходы 18-21, 1702525,0цРЦ"- РЦ+бПС 7 МОД СТц =РЪ Составитель АЛ итовТехред М. Моргентал едактор Л,Народ Корректор О.Кравц изводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина. 101 Заказ 4551 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГК 113035, Москва, Ж, Раушская наб., 4/Бвход 22, 23, выходы 24, 25 вход 26, выход 27, входы 28, 29.Вычислительный блок (фиг. 2) содержит блок 30 памяти, арифметико-логическое устройство (АЛУ) 31, регистры (РГ) 32 и 33, счетчики 34 и 35, коммутатор (К) 36, регистр (РГ) 37, счетчик (Ст) 38, блок 39 сравнения кодов, счетчик (СТ) 40, регистр (РГ) 41.устройство функционирует в двух режимах. самоповерки и непосредственно аналого-цифрового преобразования с кор. рекцией. Режим сэмоповерки состоит из четырех этапов контроля линейности, смещения нуля, масштаба и формирования таблицы. При контроле линейности производится определение кодов весов группы старших разрядов с "1"-го по п 1-й основного преобразователя 8 код-ток. Определение данных кодов производится. аналогично прототипу путем двух кодирований ступен. чато формируемой вспомогательной аналоговой величины. Однако установление данной вспомогательной величины происходит в два этапа. Выполнение алгоритма начинается с обнуления области блока 30, где будут записываться вычисленные коды весов старших разрядов преобразователями 8 с 1-го по в-й (вершина 14) фиг, 1,Затем при помощи записи в регистр 11 происходит включение разряда преобразователем 7 для определения кода веса младшега (щ-го) из корректируемых разрядов, При этом определяется требуемое соотношение между сигналами преобразователей 7, 8. Для этого производится кодирование установленной вспомогательной аналоговой величины (в 610 путем подачи на вход регистра 12 серии синхроимпульсов (СИ) и установки его О-входа в зависимости от ответов блока 5 на включение (ДВХ=О) либо включения (ДВХ=1).разрядов до появления сигнала конца преобразования "СО",При помощи блока 9 определяется факт включения корректируемого разряда преобразователя 8, Если включение разряда не произошло, т.е. кодовая в-разрядная комбинация К 1 нэ выходе регистра 11 больше кодовой комбинации К 2 старших разрядов регистра 12, то при помощи регулируемого источника 6 и счетчика 10 производится увеличение вспомогательной аналоговой величины, либо происходит ее уменьшение, если произошло включение более старшего разряда (в 1114). Таким образом, путем ряда последовательных иттераций, устанавливается требуемое соотношение между преобразователями 7, 8. Затем по результатам двух кодирований с запретом (в 1622) и без (в 2429) определяется код реального веса проверяемого разряда, который эа писывается в блок 30 по адресу, определяемому счетчиком 40,На втором этапе самоповерки определяется погрешность смещения нуля преобразователя. Сдвиг содержимого регистра 11 после определения кодов весов всех разрядов преобразователя 8 приводит к появлению единицы в (в+1)-м разряде регистра 11. При этом отключаются разряды преобразователя 7, а комбинация "00" на управляющих входах аналогового коммутатора 2 соответствует подключению нулевой шины, Для правильного определения погрешности смещения необходимо исключить включение корректируемых разрядов, т.е. провести минимизацию эддитивной погрешности,Минимизация данной погрешности в широком температурном диапазоне производится при помощи регулируемого источника 6 и счетчика 10 (вершины 3339), Для этого перед кодированием смещения нуля преобразователя (вершины 41.45) производится ряд последовательных иттераций, направленных на исключение появления при этом значащих единиц в группе корректируемых разрядов, После кодирования код смещения нуля записывается в ячейку блока ЗО, адресуемую через коммутатор 36 счетчиками 35 и 34, сохраняясь таким образом до следующего контроля,20 25 ЗО 35 40 45 50 55 На третьем этапе самоповерки корректируется наклон передаточной характеристики преобразователя, Сдвиг содержимого регистра 11 устанавливает на управляющих входах аналогового коммутатора комбинацию "01", при которой происходит подключение источника 3, Производится кодирование опорного источника 3, Результат записывается в блок 30.Затем в регистр 32 переписывается код, соответствующий данному источнику и хранящийся в блоке 30 и происходит вычисление масштабного коэффициента Км путем деления данного кода на результат кодирования. Деление осуществляется путем последовательных вычитаний и сдвигов. Частное формируется в регистре 37 (в 5863). Коррекция погрешности масштаба преобразователя производится путем умножения кодов корректируемых весов разрядов преобразователя 8 на вычисленный масштабный коэффициент (в 64.72).После выполнения трех этапов само- поверки в памяти вычислительного блока будут сформированы коды всех весов разрядов преобразователя, 1702525Следующим этапом работы устройства является формирование таблицы для групппового преобразования - , 1 - разрядных1групп рабочего кода в двоичный на основе уже подготовленных кодов реальных весов, Алгоритм составлен для 24-разрядного рабочего кода, разбитого на 6-4-х разрядных групп, Номер группы задается счетчиком 35, а сами группы формируются в счетчике 34, перебирающем все 16 комбинаций. При помощи АЛУ 31 в регистре 32 суммируются веса, соответствующие разрядам кодовой комбинации.Режим непосредственного преобразования входной аналоговой величины в код осуществляется по методу порязрядного кодирования. Аналоговый коммутатор 2 подключает шину 1 устройства при наличии комбинации "10" на его входах, т.е. после очередного сдвига содержимого регистра 11. Одновременно с формированием рабочего кода в регистре 12 в вычислительный блок 14 происходит накопление группы из - разрядов рабочего кода. По мере формироивания каждой иэ - групп иэ памяти вычис 1лительного блока 14 считывается соответствующий ей двоичный код. В репзультате - , тактов суммирования на выходе вычислительного блока 14 будет сформирован двоичный код результата преобразования.Таким образом, устройство позволяет корректировать погрешности, смещения и масштаба преобразователя без снижения общего быстродействия устройства.Кроме того, в устройстве повышена точность преобразования при функционировании в широком температурном и временном диапазонах,Формула изобретения 1, Аналого-цифровой преобразователь, содержащий аналоговый коммутатор, первый информационный вход которого является входной шиной, блок сравнения токов, выход которого подключен к первому входу блока управления, а вход соединен с выходом первого преобразователя код-ток, и входов которого соединены соответствен- но с и выходами регистра последовательного приближения, (и+1)-й выход которого соединен с вторым входом блока управления, третий и четвертый вход которого являются управляющей шиной, а первый и второй выходы соединены соответственно с установочным и тактовым входами регистра сдвига, ги выходов которого соединены с соответствующими входами второго 5 10 15 20 25 30 35 40 45 50 55 преобразователя код-ток, третий и четвертый выходы блока управления подключены соответственно к тактовому и информационному входам регистра последовательного приближения, пятые выходы блока управления соединены соответственно с группой входов вычислительного блока, первая группа выходов которого является выходной шиной. отл ич а ю щийс я тем, что, с целью повйшения точности, в него введены счетчик. регулируемый источник тока, преобразователь напряжение-ток, цифровой блок сравнения и источник опорного напряжений, выход которого соединен со вторым информационным входом аналогового коммутатора, третий информационный вход которого является шиной нулевого потенциала, первый и второй управляющие входы соединены с (а+ 1)-м и (т+ 2)-м выходами регистра сдвига. а выход - с входом преобразователя напряжение-ток, выход которого объединен с выходами первого и второго преобразователей код-ток и регулируемого источника тока, входы которого подключены к соответствующим выходам счетчика, входы прямого и обратноГо счета которого подключены соответственно к шестому и седьмому выходам блока управления. к пятому и шестому входам которого подключены соответственно первый и второй выходы цифрового блока сравнения, первые и вторые ги входов которого соединены соответственно с ги выходами регистра сдвига и регистра последовательного приближения, тактовый и информационный входы которого соответственно объединены с первым и вторым входами вычислительного блока, вторая группа выходов которого соединена с соответствующими седьмыми входами блока управления.2. Преобразователь по и. 1, о т л и ч а ющ и й с я тем, что вычислительный блок выполнен на четырех регистрах, четырех счетчиках, коммутаторе, блоке памяти, арифметико-логическом устройстве и блоке сравнения кодов, первые входы которого объединены соответственно с входами первого счетчика и подключены к соответствующим первым выходам второго счетчика, вторые входы объединены с соответствующими первыми информационными входами коммутатора и соединены с соответствующими выходами первого счетчика, старшие разряды вторых информационных входов коммутатора соединены с соответствующими информационными выходами третьего счетчика, а их младшие разряды соединены с соответствующими информационными выходами четвертого счетчика,1702525 Таблица 1 Выполняемая нк ия М связи 18 19 20 21 24 25 271 272 27 з 274 275 276 277 278 279 271 о 2711 2 (12 271 з 27 у 27152716 Уп р,режимом РГ 0 1- сдви 1 0- сдви1 1 - здпис информационные входы которого соединены с соответствующИми выходами первого регистра, первый и второй входы которого являются соответственно третьим и вторым входами блока, а первые выходы коммутатора подключены к соответствующим адресным входам блока памяти, информационные входы которого объединены соответственно с первыми входами арифметико-логического устройства, информационными входами второго регистра и соединены с соответствующими выходами третьего регистра, информационные входы которого соединены с соответствующими информационными выходами арифметико-логического устройства, вторые входы которого соединены с соответствующими выходами блока памяти, выход переноса арифметико-логического устройства соединен с входом данных четвертого регистра, первый и второй входы управления режимом работы которого объединены соответственно с одноименными входами третьего регистра и являются соответственно первым и вторым входами группы входов блока, первый, второй и третий управляющие входы четвертого счетчика,входы обнуления и счета третьего счетчика, входы обнуления, записи и счета первого счетчика, входы записи и счета второго счетчика, адресный вход коммутатора, вход за писи блока памяти, вход управлениярежимом арифметико-логического устройства, тактовый вход четвертого регистра, входы обнуления и тактовый вход третьего регистра, вход записи второго регистра яв ляются соответственно третьим, четвертым,пятым, шестым, седьмым, восьмым, девятым, десятым, одиннадцатым, двенадцатым, тринадцатым, четырнадцатым, пятнадцатым, шестнадцатым, семнадца тым входами группы входов блока, выходывторого регистра являются первой группой выходов блока, выходы переполнения четвертого и третьего счетчиков, второй выход второго счетчика, выход блока 20 сравнения кодов и выход четвертого регистра являются соответственно первым, вторым, третьим, четвертым и пятым выходами второй группы выходов блока, информационные входы чет вертого регистра соединены ссоответствующими выходами коммутатора,СТ 10= СТ 10 +1 СТ 10 = СТ 10 - 1 РГС 11 = 000 1 Сдвиг РГС 11 СИ ДВХ СТ 34 = 0 СТ 34 РГЧ СТ 34 = СТ 34+ 1 СТ 35 = 0 СТ 35 = СТ 35 +1 СТ 38 = О СТ 38 = СТ 38+1 СТ 38 = СТ 40 СТ 40 =0 СТ 40 = СТ 40 - 1 Адрес К 36 (У 17 = О Адр, БП - СТ У 17 = 1, Адр.БП = СТ 2. СТ) Запись БП АЛУ (У 19 = 0 слож., У 19 = 1 - вьСИ РГ 37 37 и РГ 32 У 21 У 22