Устройство для контроля и диагностирования неисправностей логических блоков

,80164595 1 00 ГОСУДАРСТВЕНКЫК КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ1 РИ ГКНТ СССР(56) Электроника (Перев, с англ,),1985, йф 2 Э, с, 20,Заявка Японии В 52-29897,клв06 Р 11/00, 1977пользовано дпя контроля работоспособно стии пои ска неи справно стей влогических блоках. Цель изобретения - повышение достоверности контроляИзобретение позволяет проводитьпоиск и аявление неисправностей влогических блоках, а также в цепяхконтроля за счет использования дополнительного "теневого" реверсивногосдвигового регистра, Устройство содержит первый и второй деиультиплексоры, первый мультиплексор, блоксинхронизации, ш логических блоков,блок сравнения, блок задания режима,ш регистров сдвига, второй мультиплексор и буферный регистр, 13 вп,(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАР"НОСТИРОВАНИЯ НЕИСПРАВНОСТЕЙ ЛОГИЧЕСКИХ БЛОКОВ(57) Изобретение относится к вычислительной технике и мокет быть исс е мультиплексор 3, блок 4 синхронизации, ш логических блоков 5, блок 6сравнения, блок 7 задания режима, шрегистров 8 сдвига, второй мультиплексор 9, буферный регистр 10, нюход 11 индикации неисправности и так,товый вход 12 устройства, выходы 1317 и вход 18 блока 4 синхронизации,входы 1923 и выходы 24-26 буферногорегистра 10, входы 27 и 28 и выход29 первого мультиплексора 3, входы30 и 3 и выход Э 2 второго мультиплексора 9, входы 33 37 и выходы 3840 регистра 8, вход-выход 41, входы42-44 и выход 45 логического блока5, входы 46 и 47 и выходы 48 первогодемультиплексора 1, входы 49 и 50 ивыходы 51 второго демультиплексора 2,входы 52-56 и выход 57 блока 6нения, выходы 58 6 блока 7 задрежима,Изобретение относится к вычислительной технике и может быть использовано в системах контроля работо способности и поиска неисправностей логических блоков,Цель изобретения - повьппение достоверности контроляНа фиг, показана структурная схема устройства; на фиг, 2 - схема логического блока; на фиг,Эсхема блока переключателей; на фиг,4 схема блока синхронизации; на фиг.5- схема блока сравнения; на фиг,6- временная диаграмма поступления синх росигнапов; на фиг,7-10 - временные диаграммы работы устройства; на фиг1 1-13примеры загрузки информации в регистры,Устройство содержит первый 1 и второй 2 демультиплексоры, первый срав ания САНИЕ ИЗОБРЕТЕНИЯ645956 8) ВыУод ИС ерааоро й 5дыгарсиюЛогический блок 5, (щ 1,ш) содержит мультиплексоры 62 и 63, блок64 элементов памяти, вход 65 записисостояния, управляющий вход 66 и входы 67 и 68 даиаюх мультиплексора -63, вход 69 записи состояния, Йоды10 данных, ииформационоюй вход 71блока 64, входы 72 74 мультиплексора62, выходы 75 блоков 51 ОБлок 7 задания рехима выполнен на,ключах 76 18, 79 (3 1,1)80(С 1,д)81, 82 к (1 с 1,т), 83-86 и имеет выходы 87-97Блок 4 синхронизации содеркиттриггеры 99 103, элементы ИЛИ 104106, элементы И 107 124, счетчики125-121, схемы 129-129 сравнения,элементы НЕ 130 132, шифраторю 133134, генератор 135 тактовых импуль" 20сов с выходов 136 и 37, дешифратор138 с выходаьи 139-144, регистр 145количества сдвигов, выходы 146-150 ивходы 151 158 блока,Блок 6 сравнения состоит иэ муль 25типлексора 159, элементов ИЛИ 160 и161, элементов НЕ 162 и 163, схемю164 сравнения, элемента И 165 и име"ет выход 166 сигнала ошибки, входы167 сигналов эталона, входы 168 170сигналов реаима, вход 171 сигналЪразрешения работы блока 6, вход 172сигнала "Сбросф и выход73 сигналаокончания работы устройства,Демультиплексор 1 предназначендля передачи управпякщего сигнала свыхода 15 блока 4 на вход 42; аюбранного блока 5, (синхронизация записитестовых наборов в логический блок5;). Демультиппексоромуправляет 40сигнал, поступающий иа вход 47 с выхода 61 блока 1демультиплексор 2 снуаит для передачв управляющего сигнала с выхода14 блока 4 на вход,37, выбранного 45регистра 8, (синхронизация записи информации в регистр 8 ) и управляетсясигналом, поступающим на вход 50 свькода 16 блока 1Мультиплексор 3 используется дляпередачи сигналов с выходов 40, регнстров 8, на вход 23 регистра 10,Мультиплексором 3 управляет сигнал,поступакций на вход 21 с юхода 61блока 755 Блок 7 предназначен для заданиярехнмов работы, начальжх состоянийи пускй устройства,Мультиплексор 9 служит для передачи сигналов с выходов 39 ре, гистров 8 на вход 9 регистра 10 иуправляется сигналом, поступающимна вход 30 с выхода 61 блока 7Регистры 8 сдвига и буферный регистр 10 выполняют функцию реверсио.ных регистров сдвига и работают вследующих рехимах: сдвига информациивправо, сдвига информации влево,приема информации из логических блоков 5, (для регистров 8) и с выхода59 блока 7 (для буферного регистра10) Код режима работы регистров 8задается на выходе 16 блока 4, а регистра 10 - на жходе 7 блока 4,Синхронизация работы регистров 8осуществляется демультиплексором 2по сигналам с выхода 14 блока 4 и вюхода 61 блока 7Синхронизация работы регистра 1 О - по сигналу на вюходе 14 блока 4Блок 6 сравнения предназначен дляанализа контрольной информации, поступающей с выхода 26 регистра 10,путем сравнения ее с информацией,поступающей с выходов 58 и 59 блока 7Результатом анализа являетсясигнал о неисправности или испоавности цепей передачи информации на выходе 1 устройстваВременная диаграмма формированиясинхросигналов генератором 135 тактовьк импульсов представлена на4 иг,б,Логический блок 5 работает в двухрели мах,Реаим, обеспечивающий выполнениеосновных функций логических блоков,реким "Работа"На вход 44(вход 74 мультиплеюсора 62 и вход бб мультиплексора 63)подается управляющий сигнал (например, )Мультиплексор 62 разрешает прохоадеиие сигнала по входу 12(65 ф,) и запрещает прохоадение сигнала по входу 73 (42,) на вход 69 блока 64 элементов памяти; Мультнплексор 63 разрешает прохоздение информации по входу 67 (70,) и разрешаетпрохохдение диагностической информации с входа 68 (43,) на информационньй вход 71 блока 64 элементов парати, На вход 65, подается сигнал запиаю состояния, например, с выходаблока микропрограммного управленияпроверяемого устройства, Информационное взаимодействие логических блоков5165 осуществляется по входам-выходам4 (входам 70; и выходам 75,)Режим, обеспечивающий диагностикуи поиск неисправностей в логическихблоках, - режим "Диагностика"На вход 44 (вход 74 мультиплек 1сора 62 и вход 66 мультиплексора 63)подается управляющий сигнап (например, "0"). Иультиплексор 62 запрещает прохождение сигнала по входу 72(65,) и разрешает прохождение сигнала по входу 73 (42;) на вход 69 блока 64 элементов памяти, Мультиплексор 63 запрещает прохождение информации с входа 67 (70,) и разрешаетпрохождение диагностической информации с входа 68 (43;) на информационжй вход 71 блока 64 элементов памяти. Запрещается выполнение основныхфункций логическим блоком, На вход42; подается сигнал записи состоянияБлок 4 синхронизации предназначен для формирования комплексов управляющих сигналов, организующих работу устройства в различных заданныхрежимах,Предварительно на ключах 82 набирается код номера обспуживаемогологического блока 5;, а на ключах81 и 80 - тестовая и эталоннаяинформация,Один из ключей 85, 86, 76 и 77устанавливается в состояние , устанавливая в один из триггеров98 101 по приходу синхросигнапа С 1с выхода 136 генератора 35Сигналс выхода триггеров 98 101 проходитчерез элемент ИЛИ 104,С приходом сигнала "Пуск" ключом83 устанавливается триггер 103 всостояние "1", Разрешается запусксчетчика 125 (синхросигналами С 2),сигналы с выхода которого поступаютиа вход дешифратора 138, На выходах139- 44 дешифратора 138 появляютсясигналы, формирующие сигналы записив регистр 10 (сигнал на выходе 139,код на выходе 17, 1 на фиг.7 10),передачи информации иэ регистра 0 врегистр 8, в прямом направлении (сигнал на выходе 140, коды на выходах16, 17, 11 на фнг,7 10), записи влогический блок 5 (сигнал на выходе141, импульс на выходе 15; П 1 на)4 иг,7 10), записи в регистр 8 (снг4нал Юа выходе 142, код на выходе 16,1 Ч на фиг,7-10), передачи информациииз регистра 8, в регистр 10 в обрат Формирование кодов, управляющих режнмамн работы регистров 8 и 1 О (выходы 16 н 17), производится под управлением сигналов с выходов триггеров 98-101 режимов, сигналов с выходов 139-144 дешифратора 138 и сигнала с выхода триггера 102 исправления сдвига,Сигнап записи в блок 5 (выход 15) формируется в режиме занесения тестовых наборов в логический блок 5 в1 третьем такте работы дешифратора 138 (выход41) и стробируется синхросигнапом С 1Фгнапы синхронизации регистров 10 и 8, (выход 14) снимаются с выко 20 да 136 генератора35 Количествотактов сдвига информации в регистрах10 и 8, определяется содержимым регистра 145 и счетчиков 26 и 127,.,сигналы с которых подаются на схемы28 и29 сравнения и с их выходов через 25 30 элементы И 113 и 112 на управлениеэлементом И 07, При наличии сигнала "1" на выходе 140 (143) на выходе элемента ИЛИ 105 формируется сигнал, запрещающий прохождение синхросигналов на вход счетчика 125 до тех пор, пока содержимое счетчика 126 (27) не сравняется с содержимым регист ра 145Формирование сигнала окончания 40 работы в одном из режимов (выход 13(4 7 производится под управлением сигналов с выходов дешифратора 38 и триггеров 98 101 по окончании работы в каждом из режимов. Сигнал с выхода 45 элемента ИЛИ 106 инвертируется на инверторе32 и запрещает прохождение сннхросигналов С 2 на вход счетчика 125Передача информации из буферного регистра 10 в регистры 8; производится с выходов 24 и 25 непосредственно 50 на входы 34, и 36, а прием информации буферным регистром 10 с регистров 8 производится на входы 19 и 23с выходов 40, и 39, через мульти 55 плексоры 3 и 9 соответственно,устройство предназначено дпя обеспечения проверки работоспособности логических блоков 5 путем занесения459566ном направлении (сигнал на выходе 143, коды на выходах 6, 17; Ч на фиг,7-10), окончания работы н обнаружения неисправности (сигнал на выходе 144 ( 42), Ч 1 на фиг7-О) .тестовых наборов с помощью буферногорегистра 10 и регистров 81 в выби раемй логический блок 5, считывания информации из логических блоков 5 и сравнения считанной информации1с эталоном; проверки работоспособности цепей передачи информации в логические блоки 5 (регистров 10 .и 8); обнаружения неисправности в це 1 О пях передачи информации в логические блоки 5, (в регистрах 8,) .Устройство работает в следующих режимах1Занесение тестовых наборов в 15 логические блоки 5Этот режим обеспечивает установку в начальное состояние элементов памяти логического блока 5,Временная диаграмма работы устройства в 20 этом режиме представлена на фиг,8,Работа устройства в этом режиме начинается с установки триггера 102 в состояние "11 кпючом 84 (предварительно триггер 98 устанавливается 25 в состояние сигнапом с ключа 85, на ключах 821(,набирается номер 1 нюбираемого логическою блока 5 на ключах 81 - тестовая информация, а на ключах 79 количество сдвигов).30 На выходе 14 формируется сигнал за писи информации в буферный регистр 10, при одновременном формировании кода на выходе 17 блока 4 (входе 21 регистра 10), разрешакщего запись в 35 буферный регистр 10Затем на входы 16 н 17 блока 4 подаются коды, разрешающие сдвиг информации влево (или вправо) в регистре 8; и сдвиг информации вправо (или влево) в бу 40 ферном регистре 0 (фиг,1)По сигна лам синхронизации, поступающим на вход 22 буферного регистра 10 и вход 37, регистра сдвига 8, с выхода 14 бпока 4, производится перемещение 45 информации из буферного регистра 10 в регистр 8,После этого на вход 42 логического блока 5, подается сигнал с выхода 15 блока 4, по которому производится запись информации в логи щ ческий бл2Считывайие контрольной информа ции из блока 5; и проверка блока 5,Этот режим обеспечивает полученйе информации о состоянии контрольных точек логического блока 5 ф и сравне-,1ние этой информации с этапонной, Вре" менная диаграмма работы устройства в этом режиме представлена на фиг,8,Работа устройства в этом режименачинается с установки триггера 102в состояние "1" ключом 84 (предварительно триггер 99 устанавливаетсяв состояние "1" сигналом с ключа 86,а на ключах 82 к набирается номервыбираемого логического блока 5, на1ключах 80 эталон а на ключах 79- В1количество сдвигов)На выходе 14формируется сигнал записи в регистр,8при одновременном формированиикода на выходе 16 блока 4 (входе 35регистра 8,), разрешанщего запись врегистр 8 На входы 16 и 17 устройства подаются коды, разрешающие сдвигинформации влево (нли вправо) в регистре 8, и сдвиг информации вправо(или влево) в буферном регистре 10,По сигналам синхронизации, посту"пакщим на вход 22 буферного регистра 10 и вход 37 регистра 8 с выхода 14 блока 4, производится перемещение информации из регистра 8, вбуферный регистр 10После этого полученная информация снимается с выхода 26 регистра 10 и используетсядпя анализа работослособности логического блока 5 путем сравнения сэ талоном,Информация с выхода 26 регистра10 поступает на первый вход схемю164 сравнения (на вход 55 блока 6),на второй вход которой поступает информация этапона, прошедшая через.мультиплексор 59 (при сигнале " 1"на входе управления, идущем с выходатриггера 99)При равенстве входныхданных (что сигнализирует об исправной работе блока 5,) на выходе схемы164 сравнения Формируется сигнал "0",в противном случае сигнал "1" (чтосигнализирует о неисправной работеблока 5). С выхода схемю 164 сигнапошибки йроходит через элемент И 165на выход 166, Сигнал ошибки на выходе 166 блока 6 может появиться только в режиме "Контроль" и при отсутствии сигнала "Сброс". 3Контроль работоспособности регистров 8 и буферного регистра 10Временная диаграмма работы устройства в этом режиме представлена нафн г,9На ключах 81 набирается тестовыйнабор (например, код, состоящий. изодних символов "1" ("О") или "шахматвий" код), Работа устройства вэтом режиме начинается с установкитриггера 102 в состояние "1" ключом84 (предварительно триггер 1 ОО устанавливается в состояние "1" сигналомс ключа 76, на ключах 82 к набирается5номер 1 выбираемого сдвигового регистра 8 а на ключах 79 - количество сдвигов)На выходе 4 формиру ется си гнал э апи сн в буфер ный р егистр 10, при одновременном формировании кода на выходе 17 блока 4 (входе 2 регистра 10),разрешающего запись в буферный ренистр 10. Затем навыходы 16 и 17 блока 4 подаются коды,разрешающие сдвиг информации влево(или вправо) в регистре 8, и сдвигинформации вправо (или влево) в буферном регистре ОПо сигналам синхронизации, поступающим на вход 22буферного регистра 10 и вход 37 регистра сдвига 8 с выхода 14 блока14, производится перемещение информацйи иэ буферного регистра 0 в регистр 8 и дапее в буферный регистр10, После этого полученная информация снимается с выхода 26 регистра1 О и используется в блоке 6 для анализа работоспособности регистра 8и буферного регистра ОИнформация с выхода 26 регистра 3010 поступает на,первый вход схемы164 сравнения (на вход 55 блока 6),на второй вход которой поступаетинформация тестового набора, прошедшая через мультиплексор 159 (присигнале "0" на входе управления,идущем с выхода триггера .99)Приравенстве входных данных (что сигнализирует об исправной работе,регистра 8; и регистра 10) на выходе схеж 40сравнения формируется сигнал "0", впротивном спучае - сигнал (чтосигнализирует об неисправной работерегистров 8, и0)С выхода схемы164 сигнал ошибки проходит через элемент И 165 на выход 166Сигнал ошибки на выходе 166 блока 6 может появиться только в режиме "Контроль" ипри отсутствии сигнала "Сброс"4, Поиск неисправности в регистре 8,Временная диаграмма работы устройства в этом режиме представлена нафиг,9Работа устройства в этом режименачинается с установки триггера 102в состояние ключом 84 предварительно триггерО 1 устанавливается в состояние "1" сигнапом с ключа 71, а на ключах 82 к набирается номерд выбираемого сдвигового регистра8;, на кпючах 811 - тестовая информация а на ключах 79- количествоВсдвигов), а выходе4 формируетсясигнал записи в буферный регистр 10при одновременном формировании кодана вьмоде 17 блока 4 ( входе 21 регистра 10), разрешающего запись вбуферный регистр О, На выходы 16 и7 блока 4 подаются коды, разрешакгщие сдвиг информации влево (или вправо) в регистре 8 и сдвиг информациивправо (или влево) в буферном регистре О (фиг,1), По сигналам синхронизации, поступакщим на вход 22буферного регистра 10 и вход 31регистра сдвига 8, с выхода 14 блока4, производится перемещение информации из буферного регистра 1 О в направлении регистра 8на необходимое1число разрядов, Затем на выходы 6 и17 устройства подаются коды, раэреаающие сдвиг информации в обратномнаправлении - вправо (или влево) врегистре 8; и влево (или вправо) вбуферном регистре 10, По сигналамсинхронизации, поступающим на входы22 и 37; с вьмода 14 блока 4, производится перемещение информации изрегистра 8, в направлении буферногорегистра 10 на то же самое числоразрядов, 1 осле этого полученная информация снимается с выхода 26 регистра 10 и используется в блоке 6сравнения для анализа неисправности,При этом неисправность регистра 8типа "обрыв" или "замыкание на эеи"лю" по имеющейся информации (тестовый набор; информация, считываемаяс регистра 1 О; число тактов сдвига)локализуется с точностью до одногоразряда (при условии справной работы регистра 10),Локализацию неисправности сдвигового регистра 8, можно пояснить напримере неисправности типа "замыкание на землю" Б-го разряда.Данная неисправность локапизуетсяна тестовом наборе, состоящем изсимволов "1" (фиг,11). Тестовый набор через буферный регистр 10 передается в регистр 8 ф (например, присдвиге влево) на один разряд, Затемсчитывание информации регистра 8сдвига в буферный регистр 1 О осуществляется в обратном направлении,В блоке 6 тестовый набор сравнивается со снятой информацией, Сигнал неисправности не вырабатывается. (неисправность в 8-м разряде),Работа в данном режиме повторяет 5ся еще несколько разКоличество сдви.гов информации каждый раэ увеличивается на единицу, Поспе передачи информации в регистр 8, из регистра 10(при количестве сдвигов, равном Б)значение разрядов регистра 8, изображено на фиг,12Поспе считывания информации из регистра 8; в регистр 10значение разрядов регистра 1 О изображено на фиг,3, В блоке 6 тестовыйнабор сравнивается с полученной информацией, Так как тестовый набор иполученная информация не совпадают,то вырабатывается сигнал неисправности, сигнализнрующий о неисправностид-го разряда регистра 8;При более сложной реализации блока6 сравнения возможно выявление неисправностей также и в регистре 1 О,25 формул а из обретенияУстройство для контроля и диагнос тирования неисправностей логических блоков, содержащее первый и второй демультиплексоры, первый мультиплек- ЗО сор, блок снроиации, блок задф ния режима и блок сравнения, выход которого является находом индикации устройства, а первый и второй инфор мационные входы блока сравнениясоединены соответственно с первым и вторым выходами блока задания режима, третий и четвертый выходы ко торого подключены соответственно к входу запуска блока синхронизации и управляющим входам первого и второ го демультиплексоров и первого муль типлексора, с первого по третий выходы блока синхронизации соединены с первым синхровходом блока сравне ния и информацконннж входами первого и второго демультиплексоров соот ветственно, информационюе выходы первого демуйьтиплексора являются вюходаьв устройства для подключения к входам режима одноименных контро лируеььи логических блоков, а второй синхровход блока сравнения подключен к синхровходу устройства и является синхровходом контролируемых логическихблоков, отличающееся тем, что, с целью повышения досто верно сти контроля, оно содержит ш регистров сдвига по числу проверяемых логических блоков, буферный регистр и второй мультиппексор, управ ляющий вход которого соединен с четвертым выходом блока задания режима, юосод второго мультиплексора подкикгчен к первому информационному входу буферного регистра, информационные входы второго мультиплексора соединены с первыми информационныж юходами одноименных регистров сдвига, первые информационные входы которых подключены к первому информационному выходу буферного ре ги стра, вторые информационные входы регистров сдвига соединены с вторым информационнымвыходом буферного регистра, вторыеинформационные выходы регистров сдвига подключены к одноименным информационным входам первого мультиплексора, выход которого соединен с вторым информационным входом буферного регистра, информационные выходы второго демультиплексора подключены к синхровходам одноименных регистров сдвига, третьи информационные входы и выходы регистров сдвига являются соответственно входами и выходамн устройства для подключения к информационным выходам и входам одноименнюх контролируемых логических блоков,синхровход буФерного регистра соединен с третьим выходом блока синхронизации, второй выход блока заданиярежима подключен к входу начальнойустановки буферного регистра, че 1 вертый и пятьй выходы блока синхронизации соединен соответственно свходави режима регистров сдвига ивходом режима буферного регистра,третий информационнъй выход которого подключен к третьему информационному входу блока сравнения, 645956