Устройство для сдвига и преобразования информации

союз советскихСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 9)5)5 6 11 С 19/О ПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕ ТВ 548 ,88 .91 ор оматике и быть исатуры соГОСУДАРСТВЕННый КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР, кл, 6 11 С 19/00, 1977,(54) УСТРОЙСТВО ДЛЯ СДВИГА И ПРЕОРАЗОВАНИЯ ИНФОРМАЦИИ(57) Изобретение относится к автвычислительной технике можетпользовэно при разработке аппар пряжения носителей информации с устройствами ее обработки, Целью изобретения является расширение области применения устройства за счет возможности изменения порядка следования байтов выходной информации, Для достижения этой цели в устройство введены группы 6 регистров сдвигагруппа 5 формирователей сигналов сдвига и селектор 7, при этом выходная последовательность байтов в словах может отличаться от входной. Задание требуемой выходной последовательности байтов осуществляется соответствующей коммутацией выходов дешифраторэ 3 с входами формирователей группы 5 формирователей сигналов сдвига, 1 ил,Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке аппаратуры сопряжения носителей информации с устройствами ее обработки.Целью изобретения является расширение области применения устройства за счет возможности изменения порядка следования байтов выходной информации.Нэ чертеже представлен пример выполненияустройства.Устройство для сдвига и преобразования информации содержит счетчик 1 разрядов, счетчик 2 байтов, дешифратор 3, регистр 4 сдвига, группу 5 формирователей сигналов сдвига, группу 6 регистров сдвига, селектор 7, первый 8 и второй 9 элементы задержки, вход 10 синхронизации и информационный вхсд 11, выход 12.Группа Б формирователей сигналов сдвига реализована нэ элементах И, а селектор 7 - нэ элементе И - ИЛИ,Устройство работает следующим обра 5 10 15 20 25 зом. 30 35 40 45 50 55 Входная информация поступает последовательно словами по 32 бита, начиная с младшего бита, а выходная - параллельным кодом побайтно в необходимой последовательности байтов в пределах одного слова.Допустим, что на выход необходимо выдавать сначала третий байт слова, затем первый, далее четвертый и последний - второй. Группа 6 регистров сдвига в этом случае состоит иэ четырех по числу байтов в одном слове) однобайтовых сдвиговых регистров, информационные входы которых объединены и подключены к информационному входу 11, Тактовый вход каждого сдвигового регистра группы 6 регистров сдвига соединен с выходом соответствующего формирователя группы Б формирователей сигналов сдвига. В процессе поступления последовательного кода информации первого слова с входа 11 в сопровождении синхронизирующих сигналов на входе 10 первый байт первого слова будет записан в первый сдвиговый регистр группы 6 регистров сдвига нэ чертеже верхний регистр сдвига- первый, следующий за ним ниже - второй и т.д.), второй байт - во второй, третий - в третий и четвертый - в четвертый сдвиговые регистры группы 6 регистров сдвига.Во время приема первого байта второго слова третий байт первого слова из третьего сдвигового регистра группы 6 регистров сдвига через селектор 7 будет переписан в регистр 4 сдвига и выдан параллельным кодом с выходов 12 в приемник информации, а первый байт второго слова будет записан в освободившийся третий сдвиговый регистр группы 6 регистров сдвига. После этого в приемник информации будет выдан первый, далее четвертый и затем второй байты первого слова, а в первом сдвиговом регистре группы 6 регистра сдвига будет находиться второй байт, во втором - четвертый, в третьем - первый и в четвертом - третий байты второго слова.Во время приема третьего слова в приемник информации будет выдан сначалатретий байт из четвертого сдвигового регистра, затем первый байт из третьего сдвигового регистра, далее четвертый байт из второго сдвигового регистра, второй байт из первого сдвигового регистра, при этом впервый сдвиговый регистр будет записан четвертый, во второй - третий, в третий - второй и в четвертый сдвиговый регистр группы 6 регистров сдвига - первый байт третьего слова.При приеме четвертого слова в приемник будет выдана та же последовательность байтов, в первом сдвиговом регистре будет находиться третий, во втором - первый, в третьем - четвертый, а в четвертом - второйбайты четвертого слова.При приеме пятого слова в приемник будет выдана та же последовательность байтов, в первом сдвиговом регистре будет находиться первый, во втором - второй, в третьем - . третий, а в четвертом - четвертый байты пятого слова.Дальнейший алгоритм приема и выдачи информации будет аналогичен описанномувышеТребуемая последовательность выдачибайтов задается порядком коммутации выходов дешифратора 3 с входами элементов И группы 5 формирователей сигналов сдвига.Формула изобретения Устройство для сдвига и преобразования информации, содержащее счетчик разрядов, вход которого является входом синхронизации устройства, а выход подключен к входу счетчика байтов, выходы которого соединены с информационными входами дешифратора, и регистр сдвига, выходы которого являются информационными выходами устройства, о т л и ч а ю щ ее с я тем, что, с целью расширения области применения за счет возможности изменения порядка следования байтов выходной информации, в него введены группа регистров сдвига, группа формирователей сигналов сдвига, первый и второй элементы задержки и селектор, выход которого подключен к информационному входу регистра сдвига, тактовый вход которого соединен с выходом первого элемента задержки, входЗаказ 1151 Тираж 353 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 которого соединен с выходом второго элемента задержки и со стробирующим вхо.- дом дешифратора, выходы которого подключены к входам соответствующих формирователей сигналов сдвига группы в 5 соответствии с требуемым порядком следования байтов выходной информации, выходы формирователей сигналов сдвига группы соединены с тактовыми входами соответствующих регистров сдвига группы и с соот- ветствующими управляющими входами селектора, информационные входы которого подключены к выходам соответствующих регистров сдвига группы, информационные входы которых являются информационным входом устройства, вход второго элемента задержки соединен с входом счетчика разрядов.