Устройство для селекции изображений

, 163871 51) 5 САНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ икий инс.А.Абев СССР930,ССР1986.ИЗОБРАоблатехни Фрну,равны элемента в оп(п - в строке, - текущий ъекта й номе щим отверстиям обО, где 1 - текущистроке, меняющийчисло элементоввключая обратныйномер строки.Одновременноное негативное иобразования позитобразом: от 0тсчетаод); ано в системахем для селекции ольз ыть и ическ брае женин. Целширение ова за счподсчетакаждого тения - р ия устрой озможност лзо ме ся бинаре путем преледующим миру ласти п обеспеч количес объекта Сущиображе ивного ния верстии д ображении зобретени о и и иа. =11; аГ 1при этом Ь" = 1 при 0 -1(ш - число строк р азло жении 11 " = 0 на строках, соот11щих, например, обратномуСвязным элементам позитизображения присваиваютсяномера, соответствующие ус состоит в считывания ст строч. том, что при изображений зиционное из рицы, предсттивное изобр ным элемент .соответствую п и 06 ся кадра) ветствуюа,оду к гного е одинак ловном а светль ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ПНТ СССР(54) УСТРОЙСТВО ДЛЯ СЕЛЕКЦЖЕНИЙ(57) Изобретение относитсяавтоматики и вычислительно ожет быть использовано в системах Изобретение относится к автоматке и вычислительной технике и може рмируется бинарное поражение. Структура мат ляющая бинарное позиженке. такова, что темизображения объектов ь отсчеты а , равные элементам, соответствую технического зрения. Целью изобретения является расширение области прменения устройства, Поставленнаяцель достигается тем, что в устройство, содержащее телевизионный датчик, блок квантования, первый блоксравнения кодов, первый блок Формирования кода изображения, введеныдва блока определения связности, блоккодирования связей, блок памяти кодов, вторые блоки сравнения кодов иформирования кода изображения, дваэлемента И, Формирователь импульсов,блок анализа объектов, элемент НЕ.За счет подсчета количества отверстийдля каждого объекта расширяется область применения устройства. 9 ил.638718 20 19 Мн иг1 фиг.г рым и третьим выходами второго блока формирования кода изображений, а управляющий вход соединен с выходом второго элемента И, управляющийФ вход блока регистрации кодов соединен с пятым выходом блока кодирования связей.1638718 г г р М Шароши ктор Л.Пчолинская Заказ 929 Тираж 388омитета по изобретеносква, Ж, Раушска одписное зводственно-издательский комбинат "Патент" агарина, 101 город ВНИИПИ Государственного 13035, СоставитТехред М А,Глотощыки открытиям принаб., д, 4/5, 163371 Причем для негативного изображения всем номерам, связанным с фоном изоб. ражения, присваивается номер фона, те. первый номер, а номера отверстий объектов имеют номера больше единицы.Число отверстий для каждого объекта подсчитывается путем суммирования связей из списка взаимно связан ных областей. При этом суммируются только те связи, для которых номера начальных элементов Б. в списке равины минимальным в связанной системе для негативного изображения и не рав ны первому номеру.На Фиг.1 представлена схема устройства; на фиг.2 - схема блока определения связности; на фиг. 3 - схема блока кодирования. связей; на фиг.4 схема блока регистрации кодов; на фиг,5 - схема блока анализа объектов; на фиг. 6 - структурная схема узла объединения кодов; на фиг.7 - схема узла управления; на фиг. 8 - схема блока формирования кода изображения; на Фиг, 9 - схемы дешифратора состояний (а) и формирователя импульсов (б) .Устройство для селекции изображений содержит телевизионный датчик 1, блок 2 квантования, первый элемент И 3, элемент НЕ 4, формирователь 5 импульсов, первый блок 6 сравнения, первый блок 7 формирова ния. кода изображения, второй блок 8 сравнения, второй блок 9 формирования кода изображения, первый 1 О и второй 11 блоки определения связности, второй элемент И 12, генератор 40 13 тактовых импульсов, блок 14 кодирования связей, блок 15 анализа объектов и блок 16.памяти кодов.Блок определения связности образуют второй Формирователь 17 импульса, первый 18 и второй 19 элементы задержки, первый 20, второй 21 и третий 22 элементы ИЛИ, первый триггер 23, четвертый элемент ИЛИ 24,. первый 25 и второй 26 коммутаторы, второй триггер 27, пятый элемент ИЛИ 28, первый узел 29 объединения кодов и первый узел 30 управления,Блок 14 кодирования связей состоит из первого элемента НЕ 31,третье го формирователя 32 импульса, третьего элемента 33 задержки, третьего коммутатора 34, третьего элемента 86И 35, второго узла 36 объединения кодов, четвертого элемента 37 задержки и второго узла 33 управления,Блок 16 памяти кодов содержит четвертый элемент И 39, первый 40 и второй 41 блоки памяти (ОЗУ), четвертый коммутатор 42, первый счетчик 43, шестой элемент ИЛИ 44, сумматор 45, первый дешифратор 46, третий триггер 47, элемент ИЛИ 48, первый регистр 49, пятый элемент И 50, пятый 51, шестой 52 и седьмой 53 элементы задержки, а такжешестой 54, седьмой 55 и восьмой 56 элементы И.Блок 15 анализа объектов выполнен на втором дешифраторе 57, первой схеме 58 сравнения, втором элементе НЕ 59 и девятом элементе И 60.Узел объединения кодов содержит седьмой элемент ИЛИ 61, третий элемент НЕ 62, второй счетчик 63,пятый коммутатор 64, третий блок 65 памяти (ОЗУ),восьмой элемент ИЛИ бб, вторую схему 67 сравнения, девятый элемент ИЛИ 68, четвертый блок 69 памяти (ОЗУ), восьмой 70 и девятый 71 элементы задержки, третий 72 и четвертый 73 дешифраторы, десятый 74,одиннадцатый 75 и двенадцатый 76 элементы задержки, второй сумматор 77, десятый 73, одиннадцатый 79 и двенадцатый 30 элементы ИЛИ, второй регистр 31, десятый элемент И 82,тринадцатый элемент 33 задержки, пятый дешифратор 34, тринадцатый 85 и четырнадцатый 86 элементы ИЛИ, шестой коммутатор 87, пятый блок 83 памяти, четырнадцатый элемент 39 задержки и шестой дешифратор 90.Узел управления образуют тактовый вход 91, пятнадцатый 92 и шестнадцатый 93 элементы ИЛИ, десятый элемент И 94, пятнадцатый 95, шестнадцатый 96 и семнадцатый 97 элементы задержки, третий регистр 98, третий счетчик 99, семнадцатый элемент ИЛИ 100, третью схему 101 сравнения,восемнад" цатый элемент 102 задержки и шестой дешифратор 103.Блок Формирования кода изображения содержит третий узел 104 управления, четвертый счетчик 105,четвертый 106 и пятый 107 регистры, седьмой 108 и восьмой 109 коммутаторы, шестой блок 110 памяти, девятый коммутатор 111, первый 112 и второй 113 узлы задержки, седьмой дешифратор 114,одиннадцатый элемент И 115, пятыйсчетчик 116, восьмой дешифратор 117и девятнадцатый элемент 118,задержки.Дешифратор состояний состоит издвенадцатого элеМента И 119, четвертого элемента НЕ 120 и тринадцатого.элемента И 121,Формирователь импульса содержитдвадцатый элемент 122 задержки и де- Овятый дешифратор 123,Устройство работает следующим образом.С выхода генератора 13 тактовыхимпульсов, частота которого выше час тоты строчной развертки телевизионного датчика 1, тактовые импульсы поступают на входы блоков 7,9,10,11,14и 16, на тактовые входы узла 104 уп.,равления, элемента 118 задержки,узлов 112 и 113 задержки, на вход адресного счетчика 105 блоков 7 и 9 формирования кода изображения, на тактовые входы формирователя 17 импульса, элементов 18 и 19 задержки, узла29 объединения кодов, узла 30 управления блоков 10 и 11, на тактовыевходы формирователя 32 импульса.,элементов 33 и 37 задержки, узла 36объединения кодов, узла 38 управления блока 14 коДирования связей, натактовые входы элементов 51 - 53 задержки, на один из входов элементовИ 39, 50 и 55, на вход счетчика 43блока 16 регистрации кодов, на тактовые входы элементов 70, 71, 64,75, 6, 83 и 89 задержки, на блок88 памяти, на один из входов элемента И 82 узлов 29 и 36 объединениякодов, на тактовые входы элементов 4095, 96, 102 и 97 задержки и на одиниз входов элемента И 94 узлов 30 и38 управления. Перед очередным циклом считывания иэображения телевизионным датчиком 1 триггер 23 установлен в исходное состояние, прикотором на его выходе имеется "0",на третьих управляющих входах коммутаторов 25 и 26 - "О", на первомуправляющем входе коммутатора 64 - 50"0", на втором - "1", что обеспечивает подключение выхода сумматора 77через коммутатор 64 к адресному входу младших разрядов ОЗУ 65, Триггер27, также установлен в исходное сос. 55тояние, при котором на его выходеприсутствует "О", на четвертом управ-ляющим входе коммутатора 26 - "0",на первом управляющем входе коммутатора 34 - "1", что обеспечивает под-ключение выхода узла 13 задержки блока 9 формирования кода изображе- . ния к адресному входу старших разрядов ОЗУ 65 и адресному входу ОЗУ 69 блока 36 объединения кодов. Счетчик 99 узла 30 управления, входящего в блоки 10 и 11 и в блок 14 кодирова-ния связей, также установлен в исходное состояние, при котором на его выходе имеется нулевой код. Счетчики 63 узлов 29 и 36 объединения кода, входящих в блоки 10 и 11 и в блок 14 кодирования связей,устанавливаются в исходное состояние,соответствующее нулевому коду на выходе счетчиков 63, Код счетчиков 116 блоков 7 и 9 формирования кода иэображения является нулевым.Во время считывания изображения телевизионным датчиком 1 видеосиг нал с его выхода поступает на вход блока 2 квантования, в котором ви" деосигналпреобразуется в двухградационный. С выхода блока 2 квантова. ния двухградационный сигнал поступает на второй вход блока 9 формирования кода изображения и на вход элемента НЕ 4, с выхода которого проин- . вертированный сигнал поступает на один из входов элемента И 3. При этом на входе устройства "Импульс строба" присутствует уровень "1", который разрешает прохождение инвертированного сигнала с выхода элемента НЕ 4 на второй вход блока 7 формирования кода изображения в соот. ветствии с (1). При этом на первом выходе блока 9 формирования кода изображения формируются коды, имеющие одинаковые значения для связных элементов изображения в соответствии с (2). На втором выходе блока 9 - коды также в соответствии с (2), но момент их появления относительно кодов на первом выходе задержан на (и) такт. Если коды на первом и втором выходах не нулевые н не равны, то в соответствии с (8) на выходе блока 8 сравнения формируется уровень "1", соответствующий области пересечения и удовлетворяющий (7), и поступает на первый вход блока 11. Коды с первого выхода блока 9 формирования кода изображения через второй вход блока 11 поступают на первые входы коммутаторов 25 и 26. Коды с второго выхода блока 9 формирования9 ,163871 кода изображения через второй вход блока 11 поступают на вторые входы коммутаторов 25 и 26 и через третий вход блока 14 кодирования связей через коммутатор на адресный вход стар 5 ших разрядов ОЗУ 65 и адресный вход ОЗУ 69 блока 36 объединения кодов.Аналогично для негативного изображения на первом выходе блока 7 фор мирования кода изображения Формируются. коды, имеющие одинаковые значения для связных элементов изображения в соответствии с (3), на втором выходе блока 7 - коды также в соответствии с (3), но момент их появления относительно кодов на первом выходе задержан на (п) такт. Если коды на первом и втором выходах не нулевые и не равны, то в соответствии 20 с (8) на выходе блока 6 сравнения формируется уровень "1", соответствующий области пересечения и удовлетворяющий (7), и поступает на первый вход блока 10. Коды с второго выхо да блока 7 формирования кода изображения через третий вход блока 11 поступают на вторые входы коммутаторов 25 и 26, коды с первого выхода блока 7 через второй вход блока 10 - на 30 первые входы коммутаторов 25 и 26 и через первый вход блока 14 кодирования связей, второй вход блока 36 объединения кодов, на информационный вход ОЗУ 65..В момент появления первого элемента, входящего в состав очередного позитивного изображения, в соответствии с (9) и (10) на выходе блока 9 формирования кода изображения Формируется импульс, равный одному элементу разложения в строке, и поступает через четвертый вход блока 11 с задержкой на один такт на элементе 19 задержки на первые входы узла 29 45 объединения кодов и узла 30 управления, а также через элементы ИЛИ 21 и 22 - на первые управляющие входы коммутаторов 25 и 26. При этом первые информационные входы коммутаторов 25 и 26 подключаются соответственно к выходам одноименных коммутаторов,задавая код информации на информационном входе ОЗУ 65, на адресном входе старших разрядов ОЗУ 65 и адресном входе, ОЗУ 69. Информация в ОЗУ 65 записывается по им 11 ульсу занесения первого элемента, поступающего с первого входа узла 29 объединения кода 10через элемент 11 ЛИ 61 на. вход записи ОЗУ 65, Прн этом код адресного входа младших разрядов ОЗУ 65 является нулевым, а коды на информационном входе и адресном входе старших разрядов имеют одинаковое значение. По этому же импульсу занесения,поступающему через первый вход узла 30 управления, через элементы ИЛИ 92 и И 94, по тактовому импульсу в счетчик 99 заносится очередной импульс, увеличивая его код на единицу, Если существует область пересечений, в соответствии с (1) на выходе блока 8 сравнения кодов формируется уровень "1", который через первый вход блока 11 поступает на вход формирователя 17 импульсов в соответствии с (11) и (12) соответственно для позитивного и негативного изображений, где происходит сравнение с тем же импульсом,задержанным на один такт элементом 122 задержки, При этом с выхода формирователя 17 импульс поступает на вход элемента 18 задержки, на второй управляющий вход коммутатора 25, на первый управляющий вход коммутатора 26 через элемент ИЛИ 22 и на четвертый. вход узла 29 объединения кодов через элемент ИЛИ 20. длительность импульса, снимаемого с выхода формпрователя 17, равна длительности одного элемента разложения в строке. С выхода элемента 18 задержки имеющий задержку на один такт импульс поступает на второй управляющий вход коммутатора 26 и на первый управляющий вход коммутатора 25 через элемент ИЛИ 21, а также на четвертый вход узла 29 объединения кодов через элемент ИЛИ 20, при этом в момент появления импульса на выходе формирователя 1 код адресного входа младших разрядов ОЗУ 65 на единицу больше, чем код на выходе ОЗУ 69 эа счет того, что на вход младшего разряда сумматора 77 с четвертого выхода узла 29 объединения кодов подается уровень "1", который поступает также на один из входов элемента И 82, в момент появления тактового импульса на другом его входе Формируется сигнал, по которому осуществляется запись кода с выхода сумматора 77 в регистр 81 и запись информации в ОЗУ 65 через элемент ИЛИ 61. С задержкой,несколько большей длительности тактово 1638718 12го импульса, на элементе 74 задержки осуществляется запись кода с выхоДа регистра 81 информации в ОЗУ 69 по импульсу записи через. элемент ИЛИ 68, В результате на первом такте относительно момента появления импульса, соответствующего области пересечений, в соответствии с (7) в ОЗУ 65 записывается код иэображения по адресу, оп ределяемому кодом изображения, с которым происходит пересечение, на втором такте адрес и информация меняются местами.В конце считывания кадра изобра жения в ОЗУ 65 для значений нулевых кодов в младших адресных разрядах записаны коды начальных элементов, а для значений с кодами, отличными от нулевых, записываются коды связей и 20 их последовательная запись определяет локальный список связных областей,Код, записанный в ОЗУ 69 по соответствующему адресу, определяет число связей данной локальной области. 25 Аналогичным образом в блоки 10, в ОЗУ 65 узла 29 объединения кодов,записываются коды для негативного изображения, По окончании считывания кадра на входе "Импульс строба" уст ройства устанавливается уровень "0", при этом на выходе Формирователя 5 импульса возникает импульс длительностью в один такт, который устанавливает счетчик 116 блоков 7 и 9 формирования кода изображения и через пятые входы блоков 1 О и 11 триггер 23 в единичное состояние, подтверждает через элемент ИЛИ 28 исходное состояние триггера 27 и через третий 40 вход узла 30 управления переписывает код счетчика 99 в регистр 98, Затем с задержкой на один такт на элементе 97 задержки устанавливает счетчик 99 через элемент ИЛИ 100 в исходное 45 состояние, затем еще с задержкой на элементе 96 задержки на один такт через элементы ИЛИ 93 и 92 и элемент И 94 поступает на счетный вход счетчика 99. Тот же импульс с выхода элемента ИЛИ 93 задерживается на один такт на элементе 95 задержки и поступает на второй вход дешифратора 103 состояний на первом выходе которого появляется импульс только 55 в том случае, если код на первом вы. ходе схемы 101 сравнения меньше,чем на втором, а на втором выходе дешиф,ратора 103 состояний - в том случае,если это условие не выполняется, С момента установки триггера 23 в единичное состояние на третьих управляю 1 щих входах коммутаторов 25 и 26 также присутствует "1", что обеспечивает подключение через коммутатор 25 выхода регистра,81 через второй выход узла 29 объединения кодов к адресному входу старших разрядов ОЗУ 65 и адресному входу ОЗУ 69, а выхода счетчика 99 узла 30 управления к информационному входу ОЗУ 65.В момент появления импульса на втором выходе дешифратора 103 состояний, который через третий выход узла 30 управления и шестой вход узла 29 объединения кодов поступает на второй вход коммутатора 87,обеспечивая подключения информационного входа ОЗУ 65 к входу регистра 81 и запись этого кода через элемент ИЛИ 86 в регистр 81. С выхода элемента ИЛИ 86 данный импульс устанавливает счетчик 63 через элемент ИЛИ 80 в исходное состояние и с задержкой на один такт на элементе 70 задержки поступает на второй вход дешифратора 72 состояний. Если код на выходе ОЗУ 69 является нулевым, то на выходе элемента ИЛИ 66 присутствует "0", при этом на втором выходе дешифратора 72 состояний появляется импульс, который через элемент ИЛИ 78 поступает на второй вход дешифратора 84 состояний, Если код на выходе блока памяти является нулевым, на выходе дешифратора 90 имеется "1" при этом на первом входе дешифратора 84 состояний присутствует "1". Следовательно, если при пос- туплении на вход 6 узла 29 коды с Выходов ОЗУ 69 и блока 88 памяти являются нулевыми, то на четвертом выходе узла 29 объединения кодов появляется импульс с задержкой на один такт и поступает на второй вход узла 30 управления, устанавливая счетчик 99 в очередное состояние. Если код ОЗУ 69 отличается от нуля, то импульс появляется на первом выходе дешифратора 72 состояний и поступает на.вход элемента 71 задержки, где задерживается на один такт, и на счетный вход счетчика 63, выход которого в этом режиме через коммутатор 64 подключен к адресному входу мпадших разрядов . ОЗУ 65. Если код счетчика 63 меньше или равен коду ОЗУ 69, то в моментпоявления импульса на втором входе дешифратора 73 состояний на втором .выходе появляется импульс, который поступает на вход записи информацииблока 88 памяти, при этом с выхода ОЗУ 65 код переписывается в блок 88, Тот же импульс задерживается на один такт на элементе 75 задержки и через элемент ИЛИ 79 поступает снова на счетный вход счетчика 63, увеличивая его состояние на единицу.Данный цикл повторяется до тех пор, пока код на выходе счетчика не станет меньшим или равным коду на выходе ОЗУ 69. Если это условие не выполняется, то появляется импульс на первом выходе дешифратора 73. состояний, который с задержкой на один такт на элементе 76 задержки поступает через элемент ИЛИ 80 на вход начальной установки счетчика 63, на вход начальной устанрвки регистра 81, устанавливая код на его выходе нулевым, и на входы записи ОЗУ 65 и 69,25 При этом в ОЗУ 69 записывается нулевой код с выхода регистра 81, а в ОЗУ 65 - код, определяемый кодом на выходе регистра 91. Импульс с выхода элемента 76 задержки также поступает через элемент ИЛИ 18 на второй вход дешифратора 84 состояний.Если код на выходе стека не нулевой, то в момент появления импульса на втором входе дешифратора 84 35 состояний на его втором выходе появляется импульс, который с задержкой в один такт на элементе 89 задержки поступает на первый управляющий вход коммутатора 87 и на второй вход эле мента ИЛИ 82, переписывая код с выхода блока 88 памяти в регистр 81, и с задержкой на один такт на элементе 83 задержки подается на вход сдвига информации, сдвигая ее поочеред но на выход, Цикл записи информации в блок 88 и его выдача происходят до тех пор, пока код на выходе блока 88 не будет нулевым. В результате данного цикла в ОЗУ 65 по всем адре сам, которые входят в связные области, записана информация, код которой определяется кодом с минимальным номером в рассматриваемой связной системе. Когда код счетчика 99 узла 30 55 управления больше кода на входе регистра 98, то на первом выходе дешифратора 103 Формируется импульс, который через второй выход поступает на вход установки в триггера 27 и. на вход установки в "0" триггера 23 через элемент ИЛИ 24, и с задержкой на один такт на элементе 102 задержки поступает на вход начальной установки счетчика 99 через элемент ИЛИ 100. На выходе триггера 23 имеется "0", а на выходе триггера 27 "1", которая поступает на второй выход блоков 10 и 1, а также подключает шестой вход блоков 10 и 11 через четвертый информационный вход коммутатора 26 к второму входу узла 29 объединения кодов.Поскольку позитивное и негативное изображения отличаются по структуре, по числу объектов, то для негативного изображения в блоке 10 всем кодам изображения, связанным с Фоном изображения присваивается код первого объекта (0001), а коды отверстий имеют коды больше единицы. При этом обработка информации по преобразованию кодов связности в блоках 1 О и 11 занимает разное время, и в момент, когда оба блока завершат преобразование кодов позитивного и негативного изображений, на выходе элемента И 12 Формируются уровни "1, поступающие на пятый вход узла 36 объединения кодов, подключая счетчик 63 через коммутатор 64 к младшн. разрядам адресного входа ОЗУ 65. Коммутатор 34 в этом случае подключает вход счетчика 99 узла 38 управления к адресному входу старших разрядов ОЗУ 65 и адресному входу ОЗУ 69 через третий вход узла 36 объединения кодов.В момент появления "1" на входе формирователя 32, возникает импульс, поступаюший через третий вход узла 38 управления.Если код счетчика 99 меньше кодана выходе регистра 98 узла управления, который через шестой вход узла 36 объединения кодов поступает через элемент ИЛИ 86 и элемент 70 задержки на второй вход дешифратора 72 состояний, Так как на седьмом входе узла 36 объединения кодов установлена ф 1", то на первом выходе дешифратора 84 состояний, на четвертом выходе узла 36, обязательно появляется импульс. Если код на выходе ОЗУ 69 является нулевым, то на четвертом выходе узла 36 объединения кодов формируется импульс, который через третийВ результате в ОЗУ 41 по адресу, соответствующему наимейьшему коду связных областей негативного изображения и не равных первомуномеру,55 выход блока 14 кодирования связей поступает через второй вход блока 16 на информационный вход ОЗУ 40, в которое записывается "1" по тактовому импульсу через элемент И 39 и5 элемент ИЛИ 44 по адресу, который определяется кодом на третьем входе блока 16, так как в этом случае на первом выходе триггера - "0", а на втором - "1". В этом случае код адреса ОЗУ 40 и 41 определяется кодом позитивного изображения с выхода ОЗУ 65, который входит в узел 29 объединения кодов блока 11, 15Если код на выходе ОЗУ 69 не нулевой, то происходит последовательный перебор всех адресов младших разрядов ОЗУ 65, и для каждого нового адреса на третьем выходе узла 36 объе динения кодов формируется импульс, который через второй выход блока 14 кодирования связей поступает на третий вход блока 15 анализа, на первый вход которого поступает код номера негативного изображения с выхода ОЗУ 65 узла 29 объединения кодов через первый выход блока 10. При этом на второй вход блока 15 анализа и на шестой вход блока 10 поступает код с 30 выхода ОЗУ 65 узла 36 объединения кодов блока 14 кодирования связей. На выходе элемента И 60 блока 15 формируется уровень "1" в том случае, если на третьем входе имеется "1", а коды на входе схемы 58 сравнения равны между собой. Код на .первом входе блока 15 не равен 0001 . Анализ этого кода производится дешифратором 57, выделяющим данную комбинацию, и 40 элементом НЕ 59. Таким образом с выхода блока 15 анализа на вход элемента И 50 и младший разряд сумматора 45 через первый вход блока 16 регистрации кодов. При этом в момент 45 поступления тактового импульса на выходе элемента И 50 Фиксируется сигнал, по которому в регистр 49 заносится код с выхода сумматора 45 и с .задержкой на элементе 53 задержки, несколько большей длительности тактового импульса, через элемент ИЛИ 48 записывает в него код с выхода регистра 49. т.е. числу отверстий. В ОЗУ 40 записана "1" только для адресов,соответствующих наименьшему коду связных областей позитивного изображения.После опроса всех кодов позитивного изображения с второго выхода узла 38 управления через пятый выход блока 14 кодирования связей формируется импульс, по которому тригге-ры 23 и 27 устанавливаются в исходное состояние через входы начальной установки блоков 10 и 11, триггер 47 - в единичное состояние, счетчик 43 - в нулевое через четвертый вход блока 16 регистрации кодов. Кроме того, данный импульс через третий выход всего устройства является сигналом, который позволяет производить считывание очередного кадра и используется как сигнал запроса для управления считывающим устройством. С установкой триггера 47, в единичное состояние выход счетчика 43 через коммутатор 42 подключается к адресным входам ОЗУ 40 и 41 и разрешает прохождение тактовых импульсов через элемент И 55, устанавливая нулевой код на выходе регистра 49 по входу начальной установки, и опрашивает состояние ОЗУ 40 с помощью элемента И 56.При этом ОЗУ 40 и 41 устанавливаются в исходные (нулевые) состояния импульсом, задержанным на элементе 52 задержки на время, несколько большее длительности тактового импульса, через элементы ИЛИ 44 и 48. Так как на счетный вход счетчика 43 поступают тактовые импульсы, то коды адреса ОЗУ 40 и 41 последовательно модернизируются. На выходе дешифратора 46, Формируется "1" в том случае, если код на его входе 1111 При этом на выходе элемента И 54 Формируется сигнал, свидетельствующий, что вся информация из ОЗУ 40 и 41 выдана, и являющийся сигналом для начала решения задач устройствами, подключаемыми к первому выходу. Триггер 47 с задержкой на один такт на элементе 51 задержки устанавливается в исходное состояние, Код, соответствующий числу отверстий объектов, с выхода ОЗУ 41 через четвертый выход блока 16 регистрации кодов является информационной шиной устройства, а сигнал с выхода элемен та И 56, поступающий с второго выхо 63878 8да блока 16, является выходом синхронизации устройства (сопровождения информации). Число импульсов с второго выхода блока 16 равно числу объек 5 тов. Формула изобретения информационньм входом второго блока Формирования кода иэображения,первый и второй выходы которого соединены с входами второго блока сравнения и первым и вторым информацион-ными входами второго блока определения связности, выход второго блокасравнения соединен с первым информационным входом второго блока Формирования кода иэображения и первымуправляющим входом второго блока определения связности, второй управляющий вход которого соединен с третьимвыходом второго блока формированиякода изображения, первый управляющий вход первого блока определениясвязности соединен с выходом первогоблока сравнения, первый и второй информационные входы соединены с первыми вторым входами первого блока формирования кода изображения, второйуправляющий вход соединен с третьимвыходом первого блока формированиякода изображения, первый информационный вход блока анализа объектов соединен с первым выходом первого блокаопределения связности, второй выходкоторого соединен с первым входомвторого элемента Н, второй вход которого соединен с вторым выходомвторого определения блока связности,первый выход которого соединен стретьим информационным входом блокапамяти кодов, второй информационныйвход которого соединен с третьим выходом блока кодирования связей, апервый информационный вход соединенс выходом блока анализа объектов,третий информационный вход которогосоединен с вторым выходом блока кодирования связей, первый выход которого соединен с первым информационным входом блока анализа объектови третьим информационным входом первого блока определения связности,входы начальной установки первогои вгорого блоков определения связности соединены с пятым выходом блокакодирования связей, который являетсятретьим выходом устройства, четвертый выход блока кодирования связейсоединен с третьим информационнымвходом второго блока определениясвязности, первый, второй, третий ичетвертый информационные входы блокакодирования связей соединены с первыми третьим выходами первого блокаФормирования кода изображения и вто