Устройство для исследования графов

СОЮЗ СОВЕТСКИСОЦИДЛИСТИЧЕСКИИРЕСПУБЛИК А 1 06 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ АВТОРСКОМУ Св ЕПЬСТ(71) Научно-производственное обнение космических исследований прАН АЗССР(56) Авторское свидетельство СССРУ 486339, кл. Г 06 С 7/48, 1974.Авторское свидетельство СССРУ 1259281, кл. С 06 С 7122, 1985Авторское свидетельство СССРУ 717787, кл. С 06 С 7/122, 1977,ОВАНИЯ ГР ФОВ(57) Изобретение лительной техник носится к вычисможет быть ис ециали тройст строении ительных пользовано призированных вычидля решения зад го планирооении и исете ри пост ивных и ния, а также нтел следовании адап альных систем у динамическими о равленъектами сложнымиЦелью изо овышение быстро ретения являетс действия и расш возможностей ус кциональна счет опрение ф ройства ОПИСАНИЕ ИЗОБРЕТЕНИки блока управления подключен к счетному входу второго счетчика блока управления и первому входу второго элемента И блока управления, выход которого подключен к входу установки в "1" триггера бЛока управления и , второму входу второго элемента ИЛИ блока управления, прямой выход триггера блока управления является выходом окончания работы блока управле ния, выход второго элемента задержки блока управления подключен к треть. ему входу второго элемента ИЛИ блока управления, группа разрядных выходов второго счетчика блока управления 15 соответственно подключена к группе входов второго дешифратора блока управления, группа выходов которого соответственно подключена к группе управляющих входов второго коммутато" 20 ра и группе входовиндикации адреса модели узла начала пути блока индикациикроме этого, в блоке управления Е-й выход второго дешифратора подключен к второму входу второго 25 элемента И блока управления, группа выходов второго узла памяти блока уп. равления подключена к первой группе информационных входов схемы сравнения,блока управления, группа входов ЗО записи второго узла памяти блока управления является группой входов конечного состояния исследуемого гра фа устройства, группа входов записи первого узла памяти является группой входов начального состояния исследуе. мого графа. устройства, установочный вход второго счетчика блока управле" ния является установочным входом блока управления, группа выходов пер вого коммутатора соответственно подключена к второй группе информационных входов схемы сравнения блока управления, группа выходов первого узла памяти блока управления соответственно подключена к группе информационных входов второго коммутатора, группа выходов которого соответственно подключена к группе входов моде" лей узлов.2. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что узел пуска содержит первый элемент ИЛИ, счетчик, элемент задержки, первый и второй триггеры, первый, второй и третий элементы И; коммутационный элемент и второй элемент ИЛИ, выход которого является выходом разрешения начала работы узла, первый вход второго элемента ИЛИ является входом разрешения промежуточной установки узла, а второй вход второго элемента ИЛИ подключен к выходу третьего элемента И первый вход которого является входом разрешения начальной установки узла, второй вход третьего элемента И через нормально замкнутые контакты коммутационного элемента подключены к шине нулевого потенциа"Фла вход установки в "1" второго триггера объединен с вторым входом третьего элемента И и через нормально разомкнутые контакты коммутационного элемента объединен с первым входом второго эпемента И и является входом тактовых импульсов узла, вход установки нуля второго триггера является дополнительньщ входом установки нуля узла, прямой выход триггера подключен к второму входу второго элемента И, выход которого подключен к первому входу первого элемента И, к счетному входу счетчика, вход уста- новки в 0 которого подключен к выходу первого элемента ИЛИ, группа входов которого является группой входов установки нуля узла, выход перво. го элемента ИЛИ подключен к входу установки нуля первого триггера, выход счетчика через элемент задержки подключен к входу установки в "1" первого триггера, выход которого подключен к второму входу первого элемента И и является выходом разреше- ния сравнения узла, выход первого элемента И является выходом разрешения счета узла.ко и аб д ска Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная Редактор О.ЮрковецкЗаказ 1454/48 Тираж б 73 Государственног елам изобретени сква, ЖРау 1 Подписноетета СССРкрытий13 ределения приоритетов моделей узлов. Устройство для исследования графов содержит генератор импульсов 2, блок управления 3, модели узлов 5, модели ветвей 1, блок индикации 4 наборное поле 6, первый и второй коммутаторы 7, 8. Преимуществами данного устройства является расширение функциональных возможностей за Счет введения дополнительных первого и второго коммутаторов и изменения Структурных связей между элементами, что позволяет решать качественно новый класс задач сетевого планирования и управления, в которых требует-. ся определить экстремальные пути на сети (последовательность работ),05720последовательно преобразующие исходное состояние в виде и"разрядногодвоичного кода в конечное состояние(и-разрядный двоичный код). При этомпреобразование кода моделируется спомощью узлов, а передача кода моделируется с помощью ветвей, Это позволяет,использовать предлагаемоеустройство для построения и исследования адаптивных и интеллектуальныхсистем управления, имеющих сложнуюсетевую структуру, кроме этого, вданном устройстве автоматически определяются исходная и конечная модели узлов экстремальных путей с указа.нием приоритета модулей узлов. 1 з.п.ф лыу 1 1 илфИзобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных устройств длярешения задач сетевого планирования,а также при построении и исследовании адаптивных и интеллектуальныхСистем управления сложными динамическими объектами,. Целью изобретения является повышение быстродействия и расширениеФункциональных возможностей устройства за счет автоматизации определения.исходной и конечной моделей узлов,а также за счет определения приоритета моделей узлов,На фиг. 1 представлена блок-схемапредлагаемого устройства,на фиг.2 -схема модели ветви, на фиг. 3 - схема блока управления, на фиг, 4 - схема блока индикации на фиг, 5 - схемамодели узла; на фиг. 6 - схема, первого коммутатора на фиг, 7 - схемавторого коммутатора, на фиг. 8 - схема сравнения; на фиг. 9 - схема первого узла памяти; на фиг, 10 - схемаузла пуска, на фиг, 11 - схема второго узла памяти,Устройство для исследования графов (фиг. 1) содержит модели 1 ветвей, генератор 2 тактовых импульсов,блок 3 управления, блок 4 индикации,модели 5 узлов, наборное поле 6,первый 7 и второй 8 коммутаторы. Модель 1 ветви (фиг. 2) содержит счетчик 9 импульсов, дешифратор 10, триггер 11, группу триггеров 12, элемент И 13, группу элементов И 14, первый 15 и второй 16 элементы ИЛИ, элемент 17 задержки, группу информационных входов 18, входы установки в "0" 19, запуска 19 и тактовых импульсов 19, группу информационных выходов 20, группу приоритетных выходов 21,.группу информационных выходов 22 и установочный выход 23. Блок 3 управления (фиг. 3) содержит выходы разрешения сброса 19 разрешения начала работы 19 и тактовых импульсов 19 группу входов 23 установки нуля, коммутационный элемент 24 (" Сброс" ), узел 25 пуска, триггер 26, схему 27 сравнения, первый 28 и второй 29 элементы И, первый 30 и второй 31 счетчики импульсов, первый 32 и второй 33 дешифраторы, элемент И-НЕ 34, первый 35 и второй 36 элементы задержки, первый 37 и второй 38 элементы ИЛИ, умно- житель 39 частоты, первый 40 и второй 41 узлы памяти, вход 42 тактовых импульсов, группу информационных вхо дов 43, группу выходов 44 разрешения индикации адреса модели узла конца пути, группу выходов 45 разрешения индикации адреса модели узла начала пути, группу выходов 46, выход 4713057 3разрешения индикации и выход 47окончания работы.Блок 4 индикации (фиг. 4) содержит первый 48 и второй 49 коммутаторы, первую группу 50 светодиодов,состоящую из первой 50 и второй 50подгрупп светодиодов, содержащих посветодиодов, причем у второй подгруппы 50 светодиодов первой группыаноды соответствуют входам моделей 10узлов, а катоды - выходам моделейузлов, вторую группу 5 1 светодиодов,содержащую Е подгрупп светодиодов,третий светодиод 52, источник 53 постоянного тока, транзисторный ключ 1554, обмотку реле 55, нормально разомкнутые контакты 56 реле 55, источник 57 напряжения и группу из 1 сопротивлений 58.Модель 5 узла (Фиг. 5) содержит 20дизъюнктивную программируемую логическую матрицу, состоящую из группынагрузочных сопротивлений 59 и группы диодов 60, группу элементов ИЛИ 61первую 62 и вторую 20 группы информационных входов и группу выходов 18,Первый коммутатор 7 (Фиг. 6) представляет собой и-разрядный коммутатор и содержит группу из и параллельно соединенных одноразрядных коммута. 30торов 63, группу управляющих входов44, группу информационных входов 22и группу выходов 43. Каждый коммутатор 63 содержит 1 входов адресования,выход и Е информационных входов. 35Группа информационных входов состоитиз К подгрупп входов, а каждая подгруппа - из и входов,Второй 8 коммутатор (фиг, ) представляет собой п-.разрядный коммутатор 40и содержит группу из и параллельносоединенных одноразрядных коммутаторов 64, группу управляющих входов45, группу инФормационных входов игруппу выходов 62. Каждый коммутатор 4564 содержит К входов адресования, информационный вход и Е выходов, Группавыходов 62 состоит из 1 подгрупп выходов, а каждая погруппа - из и выходов,50Схема 27 сравнения (Фиг. 8) содержит группу элементов РАВНОЗНАЧНОСТЬ65, элемент И 66, первую 43 и вторую68 группы входов, третий вход 67 ивыход 47 . 55 Первый 40 узел ламяти (фиг, 9) содержит группу триггеров 69, группу элементов И 70, элемент 71 задержки,20 4первый 72 и второй 19; входы, группу входов 73 записи и группу выходов 46.Узел 25 пуска (Фиг. 1 О) содержит первый 74 и второй 75 элементы ИЛИ, счетчик 76 импульсов, элемент 77 задержки, первый 78 и второй 79 триггеры, первый 80, второй 81 и третий 82 элементы И, коммутационньп элемент 83 (" Пуск" ), вход 42 тактовых импульсов, вход 47 разрешения начальной установки, дополнительный вход 84 установки нуля, вход 85 разрешения промежуточной установки, группу входов 23 установки нуля, выход 67 разрешения сравнения, выход 86 разрешения счета и выход 19 разрешения начала работы. Второй узел 41 памяти (фиг. 11),содержит группу триггеров 87, первьпвход 72, группу входов 88 записи игруппу выходов 68. При этом 72 первьй вход соединен с входами установки нуля триггеров 87, входы установки единицы которых подключены кгруппе входов 88, а прямые выходытриггеров 87 подключены к группе выходов 68.Устройство работает следующим образом,В исходном состоянии, перед решением задачи на устройстве, светодиоды второй подгруппы 50 первой группы блока 4 индикации соединены между собой в соответствии с топологиейграфа, а модели 1 ветвей и модели 5узлов также скоммутированы междусобой на наборном поле 6 в соответствии с топологией графа. Наборноеполе 6 представляет собой совокупность, например пары гнездо-штеккер.Нажатием коммутационного элемента24 "Сброс" в блоке 3 управленияпроизводится сброс всех триггеров исчетчиков устройства в исходное нулевое состояние, так как при этомнормально разомкнутые контакты коммутационного элемента 24 замыкаются.и единичные импульсы с выхода гене-ратора 2 поступают на входы 72 первого 40 и второго 41 узлов памяти,на соответствующие входы первого 37и второго 38 элементов ИЛИ, а также на входы установки нуля второгосчетчика 31 и триггера 26 блока 3управления. С входа 72 единичные импульсы поступают на входы установкинулей триггеров 69 и 87 первого 40и второго 41 узлов памяти, поэтому13057триггеры устанавливаются в нулевое состояние. С вйхода первого элемента ИЛИ 37 единичные импульсы поступают через вход 19 всех моделей 1 ветвей на (п+1)-й вход элемента ИЛИ 16 и входы установки нулей группы триггеров 12 и счетчика 9, а с выхода элемента ИЛИ 16 единичные импульсы поступают на вход установки нуля триггера 11 и выход 23 модели 1 вет ви. С выхода 2 Э через первый элемент ИЛИ 74 единичные импульсы поступают на входы установки нуля счетчика 76 и первого триггера 78 узла 25 пуска. С выхода элемента ИЛИ 38 единичные импульсы поступают через вход 84 узла 25 пуска на вход установки нуля триггера 79.Триггер 78 находится в нулевом состоянии, поэтому на выходе 67 узла 20 25 пуска имеется нулевой потенциал, который поступает на (и+1)-й вход элемента И бб схемы 27 сравнения, и на выходе элемента И 66 имеется нулевой потенциал. При этом транзистор 25 ный ключ 54 блока 4 индикации закрыт, поэтому обмотка реле 55 обесточена и контакты 56 разомкнуты, а значит, светодиоды второй подгруппы 50 первой группы закрыты и индикация отсутствует. Светодиод 52 и вто- о рая группа,51 светодиодов также закрыты, так как триггер 26 блока 3 управления и счетчики 9 модели 1 ветвей находятся в нулевом состоянии. 35 Затем на входы 73 и 88 записи соответственно первого 40 и второго 41 узлов памяти оператором заносятся двоичные коды исходного и конечного состояний исследуемого графа соответственно, а на вход установки второго счетчика 31 оператором подается последовательный двоичный код адреса исходной модели 5 узла. Номер исходной модели 5 узла индицируется с ф помощью первой подгруппы 501 светодиодов первой группы блока 4 индикации, и при появлении единичного потенциала на соответствующем выходе 45 группы выходов блока 3 управления соответствующий светодиод подгруппы 50 открывается.Пусть в момент времени с происходит запуск устройства нажатием комму5 тационного элемента 83 "Пуск" в узле 25 пуска. При этом нормально-замкнутые контакты коммутационного элемента 83 размыкаются, а нормально 20 6разомкнутые контакты замыкаются, и единичные импульсы с выхода генератора 2 импульсов поступают на вход установки единицы триггера 79 и первый вход элемента И 82, с выхода которого через элемент ИЛИ 75 единичные импульсы поступают на входы установки единицы триггеров 11 всех моделей 1 ветвей и вход элемента 7 1 задержки, прецставляющий собой дифференцирующую резистивно-емкостную, цепочку, первого узла 40 памяти. На прямом выхсде триггера 11 устанавливается единичный потенциал, который, поступая на первый вход элементаИ 13, разрешает поступление единичных импульсов с выхода умножителя 39 частоты через элемент И 13 на счетный вход счетчика 9 импульсов.Одновременно через определенныйпромежуток времени, после поступленияединичного импульса на вход элемента 71 задержки на его выходе появляется единичный импульс, поступающий навторые входы элементов И 70, что приводит к появлению единичных импульсов на выходе тех элементов И 70, напервые входы которых поступает еди-,ничный сигнал с прямых выходов триггеров 69, При этом время задержкипередачи единичного импульса элементом 71 задержки должно быть не меньше суммы времени задержки переключения вторых счетчика 31, дешифратора33 и коммутатора 8,С выхода первого узла 40 памятидвоичный код исходного состояния поступает на группу входов второго коммутатора 8, с группы выходов которого двоичный код поступает на группувходов 62 той исходной модели 5 уз- .лов, адрес которой записан во второмсчетчике 31 блока Э управления, Навыходах соответствующих элементовИЛИ 61 появляются единичные импульсыпоступающие на аноды соответствующихдиодов 60, и на выходых 18 модели 5узла, связанных с катодами этих дио"дов 60, также появляются единичныеимпульсы, которые поступают черезнаборное поле 6 на группу входов 18соответствующей модели 1 ветви. Поэтому в модели 1 ветви на прямых выходах соответствующих триггеров 12устанавливаются единичные сигналы,которые поступают на входы элементаИЛИ 15, и на его выходе появляетсяединичный сигнал, который через элемент 17 задержки, представляющий со 7 13057 бой. дифференцирующую резистивно-емкостную цепочку, поступает на входы группы элементов И 14.При этом единичные импульсы появляются на выходе тех элементов И 14, на входы которых пос тупает единичный сигнал с прямых выходов триггеров 12. Единичные импульсы с выходов элементов И 14 поступают на входы элемента ИЛИ 16 и через наборное поле 6 на группу входов 20 10 соответствующей модели 5 узла и т.д, При этом на выходе элемента ИЛИ 16 появляется единичный импульс, который поступает на вход установки нуля триггера 11, и на его прямом выходе 15 устанавливается нулевой потенциал, который блокирует поступление единичных импульсов с выхода умножителя 39 частоты через элемент И 13 на счетный вход счетчика 9. С выхода элемента ИЛИ 16 единичный импульс поступает также на соответствующий вход элемента ИЛИ 74 узла 25 пуска, и на. выходе элемента ИЛИ 74 появляется единичный импульс, который поступает на входы установки нулеи триггера 78 и счетчика 76 и устанавливает их в нулевое состояние, Затем на счетный вход счетчика 76 поступают импульсы с выхода элемента И 81, первый вход которого подключен к выходу-генератора 2, а на второй вход элемента И 81 поступает единичный потенциал с прямого выхода триггера 79. На выходе счетчика 6 формирует ся единичный импульс переполнения только в том случае, если промежуток времени между двумя последовательными единичными импульсами, поступающими на входы 23 элемента. ИЛИ 74, ф превышает в 2 раза время ь,г, равное сумме времен задержки передачи единичного сигнала триггером 12, элементом И 14, первым 15 и вторым 16 элементами ИЛИ и элементом 17 задержки модели 1 ветви и элементом ИЛИ 61 модели 5 узла, При этом единичные импульсы на выходах элементов ИЛИ 16 моделей 1 ветвей последовательно появляются с промежутком времени, равным с, , поэтому появление единичного импульса на выходе счетчика б. означает, что вычислительный процесс, т,е. преобразование двоичного кода в каждой модели 5 узла и передача этого кода каждой моделью 1 ветви сети, завершен, и на выходе элемента 77 задержки, пред 20 8ставляющего собой резистивно-емкостную цепочку, появляется единичный импульс, который поступает на вход установки единицы триггера 78 узла 25 пуска, На прямом выходе триггера 78 в момент времени с устанавлива 7ется единичный потенциал, который поступает на первый вход элемента И 80 и (и+1)-й вход элемента И 66 схемы 27 сравнения, Единичные импульсы с выхода элемента И 81 поступают также на второй вход элемента И 80, с выхода которого поступают на счетный вход первого счетчика 30, и в зависимости от количества поступивших импульсов на соответствующем выхоце первого дешифратора 32 появляется единичный сигнал, Этот сигнал поступает на группу входов первого коммутатора 7 и определяет адрес модели 1 ветви, группа выходов 22 которой подключена через первый коммутатор 7 к группе входов 43 схемы 27 сравнения Таким образом, первый коммутатор 7 последовательно подключает группу выходов 22 всех моделей 1 ветвей к группе входов 43 схемы 27 сравнения. Если в момент времени С появляется единичный сигнал на выходе схемы 27 сравнения, это значит, что двоичный код конечного состояния сети, записанный во втором узле 41 памяти и поступающий на группу входов 68 схемы 27 сравнения, совпадает с двоичным кодом, который поступает на группу входов 43 схемы 27 сравнения, например, с группы выходов 22; -й модели 1, ветви. Поэтому на выходах всех элементов РАВНОЗНАЧНОСТЬ 65 устанавливаются единичные сигналы и на выходе элемента И 66 также появляется единичный сигнал, который поступает на вход второго элемента 36 задержки, представляющий собой дифференцирующую резистивно-емкостную цепочку, На его выходе появляется единичный импульс, поступающий на соответствующий вход второго элемен та ИЛИ 38, с выхода которого единич" ный импульс поступает на вход 84 ус-. тановки нуля триггера 79 узла 25 пус" ка, и на прямом выходе триггера 79 устанавливается нулевой сигнал, который блокирует элемент И 81. На .его выходе устанавливается нулевой сигнал, т.е. единичные импульсы на счетный вход первого счетчика 30 не поступают, так как на выходе элементаИ 80 также устанавливается нулевойсигнал, потому что на его второйвход поступает нулевой сигнал с выхода элемента И 81. При этом периодследования импульсов на выходе гене- . 5ратора 2. должен быть больше времени/фравного сумме времен задержки передачи единичного сигнала триггера79, первого 80 и второго 81 элементовИ узла 25 пуска, первого счетчика 30,, 10первого дешифратора 32, второго элемента 36 задержки, второго элементаИЛИ 38 блока 3 управЛения, первогокоммутатора 7,элемента РАВНОЗНАЧНОСТЬ65 и элемента И 66 схемы 27 сравнения. Поэтому в момент временивпервом счетчике 30 записано х импульсов а значит, выход второго коммутатора 49 блока 4 индикации подключен к катоду х-го светодиода 50,второй подгруппы первой группы светодиодов. Так как на вход 47 транзисторного ключа 54 подается высокий положительный потенциал с выходасхемы 27 сравнения, то обмотка реле55 подключена к источнику 57 напряжения и контакты 56 замкнуты, Допустим, во второй счетчик 31 записано(х+1) импульсов, поэтому на (+1)-мвыходе 45 второго дешифратора 33имеется единичный сигнал и группа овходов 46 второго коммутатора 8 подключена к группе входов б 2,О+1)-й модели 5 узла, а информационный вход первого коммутатора 48 35блоКа 4 индикации подключен к(1+1)-му аноду светодиода 50 ц второй подгруппы первой группы светодиодов, При этом ток от источника 53тока протекает по.цепи: выход источника 5 тока, информационный входпервого коммутатора 48, анод (х+1)-госветодиода 50 , последовательнаяцепочка из светодиодов 50, соединенных между собой в соответствии стопологией исследуемого графа, катод1.-го светодиода 50 , 1-й информационный вход второго коммутатора 49,выход второго коммутатора 49, замкнутые контакты 56 и вход источника53 тока, Светодиоды подгруппы 50,находящиеся на кратчайшем пути между(х+1)-и и ь-м светодиодами подгруппы50, открываются, и излучение с этих 55диодов попадает на соответствующиефотосопротивления 58, а именно: излучение со светодиода 50 - на фотосопротивление 58;, и так далее., Таким образом, с помощью светодиодовподгруппы 50 осуществляется индикация моделей 5 узлов, находящихся нанайденном пути графа, на котором осу.ществляется последовательное преобразование исходного состояния в конечное состояние сети.Если, например, в счетчике 9, д-ймодели 1, ветви записано р импульсов(р = 1, 2.ш), то на р-м выходе21 дешифратора 10; имеется единичный сигнал, который поступает на р-йанод светодиода 51; х-й подгруппывторой группы светодиодов блока 4индикации, При этом светодиод 51;открывается, так как сопротивлениефотосопротивления 58 мало из-за того, что на него попадает световойпоток излучения светодиода 50, и,таким образом, происходит индикацияприоритета модели 5, узлов, а фотосопротивления 58, которые не освещены, имеют большое сопротивление. Поэтому величина тока, протекающего всопротивлении, мала, и светодиодыгруппы 51, соединенные с этим сопротивлением, закрыты,При этом содержание счетчика 9модели 1, ветви определяет приоритетмодели 5; узла, и чем больше содержимое счетчика 9 тем выше приоритет модели 5, узла. Очевидно, чтоприоритет модели 5, узла в рассмат.риваемом случае на найденном путисамый высокий, а приоритет модели5;, узла самый низкий, и тогда модель5; узла с наименьшим приоритетомсоответствует началу найденного пути,а модель 5 узла с наибольшим приоритетом - концу найденного пути. Приэтом чем выше приоритет модели 5 узла, тем меньше расстояние между этоймоделью узла и концом пути. Подрасстоянием между двумя моделями 5узлов понимается наименьшее количество моделей 1 ветвей, соединяющихчти модели 5 узлов.После регистрации найденного пути оператор вновь осуществляет запуск устройства для поиска других путей, нажимая коммутационный элемент 83 "Пуск" в момент времени й. При этом триггер 79 узла 25 пуска устанавливается в единичное состояние, и импульсы с выхода генератора 2 снова поступают через второй 81 и первый 80 элементы И на счетный вход перво" го счетчика 30, а первый коммутатор11 13057 7 продолжает подключать группы выходов 22 моцелей 1 ветвей к группе входов 43 схемы 27 сравнения, Если коды на группах входов 43 и 68 схемы 27 сравнения не совпадают, то на ее вы ходе 47, устанавливается нулевой сигнал, так как на соответствующих выходах элементов РАВНОЗНАЧНОСТЬ 65 присутствуют нулевые сигналы, поступающие на входы элемента И 66, поэ тому все светодиоды в блоке 4 индикации обесточены и индикация не про-. изводится.Если первый счетчик 30 накопил 1 импульсов, то на 1-м выходе первого 15 дешифратора 32 устанавливается единичный сигнал, и с приходом Ь+1) - го импульса на счетный вход первого счетчика 30 на Е-м выходе 44первого дешифратора 32 устанавливается ну левой сигнал. Поэтому на выходе элемента И-НЕ 34 устанавливается единичйый сигнал, а на выходе первого элемента 35 задержки, представляюще-. го собой дифференцирующую резистивно 25 емкостную цепь, появляется единичный импульс, который поступает на счетный вход второго счетчика 31, и его содержимое увеличивается на единицу, например становится равным ЗО +2. На (+2)-м выходе 45, второ го дешифратора 33 устанавливается единичный сигнал, и двоичный код исходного состояния с группы выходов 46 первого узла 40 памяти поступает 35 через второй коммутатор 8 на группу входов 62 (+2)-й модели 5, узла.При этом, если на выходе схемы 27 сравнения имеется нулевой сигнал, 40 который подается на инверсный вход элемента И 28, то единичный импульс с выхода первого элемента 35 задержки последовательно поступает на входэлемента И 28, а с его выхода - на 45 вход элемента ИЛИ 37, входы установки нуля первого счетчика 30 и триггеров 12 и (и+1)-й вход элемента ИЛИ 16 всех моделей 1 ветвей. Поэтому первый счетчик 30 и триггеры 12 устанавливаются в нулевое состояние, а триггер 11 всех моделей 1 ветвей, счетчик 76 и триггер 78 узла 25 пуска также устанавливаются в нулевое состояние, так как единичный импульс 55 с выхода элемента ИЛИ 16 одновременно поступает на вход установки нуля триггера 11 и соответствующий вход ,23 первого элемента ИЛИ 74 узла 25 20пуска, с выхода которого единичныйимпульс поступает на входы установкинуля счетчика 76 и триггера 78, Нулевой сигнал на прямом выходе триггера78 блокирует элемент И 80 и элементИ 66 схемы 27 сравнения, поэтому наих выходах удерживаются нулевые сигналы,Единичный импульс с выхода первого элемента 35 задержки поступаеттакже на второй вход элемента ИЛИ 75узла 25 пуска, а с выхода элементаИЛИ 75 единичный импульс поступаетна входы установки единицы триггеров11 всех моделей 1 ветвей и вход элемента 71 задержки первого узла 40памяти. Далее вычислительный процесспротекает как описано с момента времени С до момента С, .Если в момент времени 1 первый30 и второй 31 счетчики блока 3 управления накопили по К импульсов, тона выходах 44и 451, соответственнопервого 32 и второго 33 дешифраторовустанавливаются единичные сигналы. Сприходом на счетный вход первогосчетчика 30 В+1) -го импульса с выхода генератора 2 на выходе 44 первого дешифратора 32 устанавливаетсянулевой сигнал и на выходе элементаИ-НЕ 34 появляется единичный сигнал,а на выходе первого элемента 35 задержки появляется единичный импульс,который поступает на первые входыэлементов И 28 и 29, счетный входвторого счетчика 31 и второй входэлемента ИЛИ 75 узла 25 пуска, Так.как на второй вход элемента И 29поступает едипичньл сигнал с выхода45 второго дешифратора 33, то на выходе элемента И 29 появляется единичный импульс, который поступаетна вход установки единицы триггера26 и первый вход элемента ИЛИ 38, Напрямом выходе триггера 26 устанавливается единичный сигнал, которыйпоступает на анод светодиода 52 блока4 индикации и открывает его, Такимобразом, осуществляется индикацияокончания вычислительного процессапоиска путей на графе, С приходомна счетный вход второго счетчика 31Ь+1)-го импульса с выхода первогоэлемента 35 задержки на выходе 451,второго дешифратора 33 устанавливается нулевой сигнал. С выхода первого элемента 35 задержки единичный импульс поступает5 10 15 20 25 30 35 40 45 50 13 130также на второй вход элемента ИЛИ 75узла 25 пуска, а с выхода элементаИЛИ 75 единичный импульс поступаетна входыустановки единицы триггеров 11, устанавливая их в единичноесостояние, и вход элемента 71 задержки первого узла 40 памяти, С выходаэлемента ИЛИ 38 единичный импульспоступает на вход установки нулятриггера 79, и на его .прямом выходеустанавливается нулевой сигнал, который блокирует второй элемент И 81и с выхода, генератора 2 импульсы навыход элемента И 81 не поступают,Далее, если на выходе схемы 27 сравнения имеется нулевой сигнал, тоэлемент И 28 открыт, и единичный импульс с выхода первого элемента 35задержки через элемент И 28 и элемент ИЛИ 37 подается на входы установки нуля первого счетчика 30 итриггеров 12 и (и+1)-й вход элементаИЛИ 1(1 всех моделей 1 ветвей. Поэтому первый счетчик 30 и триггеры 12устанавливаются в нулевое состояние,а триггер 11 всех моделей 1 ветвей,счетчик 76 и триггер 78 узла 25 пуска также устанавливаются в нулевоесостояние, так как единичный импульсс выхода элемента ИЛИ 16 одновременно поступает на вход установки нулятриггера 11 и соответствующий вход23 первого элемента ИЛИ 74 узла 25пуска, с выхода котоРого единичныйимпульс поступает на входы установ.ки нуля счетчика 76 и первого триггера 78. Нулевой сигнал на прямомвыходе триггера 78 блокирует первыйэлемент И 80 и элемент И 66 схемы.27 сравнения, поэтому на их выходахудерживаются нулевые сигналы,Таким образом, все триггеры исчетчики устройства устанавливаютсяв нулевое состояние за исключениемтриггеров первого 40 и второго 41узлов памяти и триггера 26 блока 3управления, которые сбрасываются внулевое состояние нажатием коммутационного элемента 24 "Сброс" блока3 управления.При этом выбор кратчайшего и наиболее длинного путей в исследуемойсети может быть осуществлен оператором путем сравнения приоритетовконечных моделей 5 узлов найденныхпутей.Формула и э о б р е т е н и я1. Устройство для исследованияграфов, содержащее генератор такто 5720 14 вых импульсов, блок управления, группу моделей узлов, группу моделей ветвей, блок индикации и наборное поле, блок управления содержит первый и второй элементы задержки, первый и второй элементы И и триггер, каждая из моделей ветвей содержит триггер и элемент И, причем каждый 1.-й выход (где 1 = 1, 2, , и) -й подгруппь; ( = 1, 2 , 1 с) первой группы информационных выходов наборного поля подключен к -му информационному входу 1-й модели ветви группы, каждый -й выход -й подгруп" пы второй группы информационных выходов наборного поля подключен к -му входу первой группы информацион ных входов "й модели узла группы, -й информационный выход каждой 1-й модели ветви группы подключен к -му входу 1-й подгруппы первой группы информационных входов наборного поля,окаждый -й информационный выход группы выходов "й модели узла группы подключен к -му входу 1"й подгруппы второй .группы информационных входов наборного поля, каждый Ц-й вход группы входов индикации приоритета блока индикации подключен к 1-му выходу группы приоритетных выходов -й модели ветви, вход разрешения индикации и вход индикации конца вычислительного процесса блока индика ции подключены соответственно к выходу разрешения индикации и выходуокончания работы блока управления,вход установки в "0", вход запускаи вход тактовых импульсов каждой модели ветви группы подключены соответственно к выходу разрешения сброса, выходу разрешения начала работыи выходу тактовых импульсов блокауправления, о г л и ч а ю щ е е с ятем, что, с целью повышения быстродействия и расширения функциональныхвозможностей устройства за счет определения приоритета моделей узлов,в него введены первый и второй комму.таторы, в блок управления введеныкоммутационный элемент, узел пуска,схема сравнения, первый и второйсчетчики импульсов, первый и второйдешифраторы, элемент И-НЕ, первый ивторой элементы ИЛИ, умножитель частаты, первый и второй узлы памяти;в модель ветви: введены счетчик импульсов, дешифратор, группа триггеров, группа элементов И, первый и второй элементы ИЛИ и элемент задержки,при15 1305720 16 20 40 45 55 чем в каждой модели ветви вход установки в 1 каждого .-го триггера группы является соответствующим входом группы информационных входов модели ветви, прямой выход каждого д-го тригге ра группы подключен к первому входу -го элемента И группы к -му входу первого элемента ИЛИ, входы установкив "О" всех триггеров группы объедииены с входом установки в "0" счетчи ка, с (и+1)-м входом второго элемента ИЛИ и являются входами установкив "О" модели ветви, вторые входы элементов И группы модели ветви объединены и подключены к выходу элемента задержки, вход которого подключен к выходу первого элемента ИЛИ модели ветви, выход каждого хо элемента И первой группы модели ветви подключен к х-му входу второго элемента ИЛИмодели ветви и является д-м выходомгруппы информационных выходов модели ветви, выход второго элемента ИЛИмодели ветви подключен к входу установки 3 0" триггера модели ветви,вход установки в "1" которого является входом запуска модели ветви, прямой выход триггера модели ветви подключен к первому входу элемента И,модели ветви, второй вход которогоявляется тактовым входом модели ветви, выход эдемента И модели ветвиподключен к счетному входу счетчикамодели ветви, разрядные выходы которого подключены соответственно квходам дешифратора, выходы которого являются группой приоритетных выходов модели ветви и подключены к соответствующим входам группы информационных входов первого коммутатора, прямой выход каждого -го триггерагруппы модели ветви является -м выходом группы информационных выходовмодели ветви, выход второго элемениа ИЛИ каждой 1-и модели ветви подключен к 1-му входу группы входов уста"новки нуля узла пуска блока управления,в блоке управления вход тактовых импульсов узла пуска объединен с входом умножителя частоты и подключенк выходу генератора тактовых импульсов, выход умножителя частоты является выходом тактовых импульсов блока управления, выход разрешения начала работь узла пуска подключен квходу разрешения записи первого узла памяти и является выходом разре-. шения начала работы блока управления. выход разрешения начала сравнения узла пуска подключен к входу разрешения сравнения схемы сравнения блока управления, выход которой подключен к входу разрешения начальной установки узла, пуска, к первому входу перво.го элемента И блока управления, квходу второго элемента задержки блока управления и является выходом.разрешения индикации блока управления, выход разрешения счета узлапуска подключен к счетному входу первого счетчика блока управления, вход;сброса которого подключен к выходупервого элемента ИЛИ блока управления, выход первого элемента ИЛИ блока управления является выходом разрешения сброса блока управления, дополнительный вход установки нуля узла пуска подключен к выходу второгоэлемента ИЛИ блока управления, входразрешения промежуточной установкиузла пуска подключен к выходу первого элемента задержки блока управления, группа разрядных выходов перво.го счетчика блока управления соответственно подключена к группе входов первого дешифратора блока управления,группа выходов которого соответственно подключена к группе управляющих входов первого коммутатора и к .группе входов индикации адреса моде-,ли узла конца пути блока индикации,кроме этого, в блоке управления Е-й выход дешифратора через элемент И-НКподключен к входу первого элементазадержки, выход которого подключен квторому входу первого элемента И блока управления, выход которого подключен к первому входу первого элемента ИЛИ блока управления, второйвход первого элемента ИЛИ блока упиравления объединен с входом установкинуля второго счетчика блока управления, с входом установки нуля триггера блока управления, с первым входомвторого элемента ИЛИ блока управления, с входом установки в "0" первого узла памяти блока управления, свходом установки в "О" второго узлапамяти блока управления и через нормально замкнутые контакты коммутационного элемента блока управленияподключены к шине нулевого потенциала, а через нормально разомкнутыеконтакты коммутационного элемента -к выходу генератора тактовых импульсов, выход первого элемента задерж