Устройство для вычисления элементарных функций

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН ИЗОБРЕТ ц/- l ормационные вРого входныхс информационвход пускавторым входо первые и вого и в оды пероммутаторов ым входом оторогоблока упра по одиннад соответстсоединены устройства соединен с ления, вых цатый кото ды етьег не венно с управля вого входного к ходами перора, второго входного реока определеблока вычис го блока паммута входного коммут гистра, сдвигат ния степени мно ора, я, б очле ле огочлен ГОСУДАРСТВЕННЫЙ КОМИТЕТ СС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ ВТОРСНОМУ СВИДЕТЕЛЬСТ(71) Ленинградский ордена Ленинаэлектротехнический институтим. В.И.Ульянова (Ленина)(54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯЭЛЕМЕНТАРНЫХ ФУНИИЙ, содержащеесчетчик порядка, входной регистр,сдвигатель, первый и второй блокипамяти и блок управления, причемвыход счетчика порядка соединен спервой группой входов. сдвигателя,вторая группа входов которого соединена с выходами входного регистра,адресными входами первого блокапамяти и первым входом блока управления, первый выход которого соединен со счетным входом счетчика по-.рядка, выход сдвигателя соединен садресным входом второго блока памяти, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, в него введены первыйи второй входные коммутаторы, блокопределения степени многочлена иблок вычисления многочлена, причемвыходы первого и второго входныхкоммутаторов соединены с информационными входами соответственно счетчика порядка и входного регистра,801 5329 мяти, второго блока памяти и выходом устройства, третий и четвертый входы блока управления соединены соответственно с выходом сдвигателя и выходом блока определениястепени многочлена, содержащего тришифратора и три элемента ИЛИ, выходыс первого по третий разрядов с первого по третий шифраторов соединенысоответственно с первого по третийвходами каждого элемента ИЛИ, выхо- .,ды которых являются выходом блокаопределения степени многочлена, информационные и управляющие входы каждого шифратора соединены соответственно с выходом сдвигателя и управляющим входом блока определения сте 1пени многочлена, блок вычислениямногочлена содержит четыре коммутатора, узел умножения, сумматор и регистр результата, причем первый ивторой информационные входы первого коммутатора соединены с выходамисоответственно счетчика порядка ивходного регистра, информационные .входы с первого по пятый второго коммутатора соединены соответственно с1185329 рюФ руяц иим и Составитель А. ЗориТехред Т.Дубинчак р Л, Пч е иска орректор Л,ак писно ППП "Патент", г. Ужгород, ул, Проектная фил Ф, ФрюрРРмАжЬюсо юиемрф 4/- д рмруАгАмАпю рееислтфю 4. розрдд ЬоР ИЕЕО РЕСЫСтРО ,Мем маяюиссег)7 гюр,фдад г.юлтмили 3 лир 6366/45 ТиВНИИПИ Государствепо делам изобрет 113035, Москва, Ж,аж 709ного комитета ССний и открытийРаушская наб , д мФ нв ямаюФ1185329 выходом первого блока памяти, выходом второго блока памяти, выходомсумматора, входом первой константыустройства и входом второй константыустройства, выходы первого и второгокоммутаторов соединены с соответствующими информационными входами узлаумножения, выход которого соединенс первыми информационными входамитретьего коммутатора и сумматора,второй информационный вход которогосоединен с выходом четвертого коммутатора, первый и второй информационные входы которого соединены свыходами соответственно первого ивторого блоков памяти, выход сумматора соединен с вторым информационным входом третьего коммутатора,выход которого соединен с информационным входом регистра результата,выход которого соединен с выходомустройства, выходы сумматора и узлаумножения соединены соответственнос вторыми и третьими информационными входами первого и второго входныхкоммутаторов, управляющие вхоцывсех коммутаторов соединены с управляющим входом блока вычислениямногочлена, подключенного к входам 1Изобретение относится к вычислительной технике и может быть использовано как в качестве автономногоФункционального преобразователя,так и в качестве периферийного процессора в специализированных универсальных ЦВМ для вычисления функций,Цель изобретения - повышение быстродействия.На Фиг. 1 приведена блок-схемаустройства; на Фиг. 2 - функциональная схема блока вычислениямногочлена; на Фиг. 3 - функциональная схемаблока определения степени многочлена;на фиг. 4 - 6 приведены блок-схемыалгоритмов вычисления функций е", 1 н х;5(псоответственно; на Фиг. 7 -Функциональная схема программируемойлогической матрицы; на Фиг. 8 и 9 2 ОФункциональная схема блока управления. разрешения узла умножения, сумматора и регистра результата, блокуправления содержит схему сравнения аргумента, регистр, счетчик,шифратор и узел памяти, выход которого соединен с информационным входом регистра, выход первой группыразрядов которого соединен с первым входом шифратора, второй входкоторого соединен с четвертым входомблока, выход шифратора соединен сустановочным входом счетчика адреса,вход разрешения записи которогосоединен с вторым входом блока, выход счетчика адреса соединен с адресным входом узла памяти, первыйи второй информационные входы схемысравнения аргумента соединены соответственно с первым и третьим входами блока, управляющий вход и выходсхемы сравнения аргумента соединены соответственнб с выходом шифратора и седьмым и одиннадцатым выходами блока, выходы с первого по шестойкоторого соединены с выходами с второй по седьмую групп разрядов регистра,выходы с восьмой по десятую групп разрядов которого соединены с соответствующими выходами блока управления. 2Устройство состоит из входныхкоммутаторов 1 и 2, счетчика 3 порядка, входного регистра 4, сдвигателя5, блоков 6 и 7 памяти, блока 8 вычисления многочлена, блока 9 определения степени многочлена и блока10 управления.Блок вычисления многочлена содержит коммутаторы 11 и 12, узел 13 умножения, коммутатор 14, сумматор 15,коммутатор 16 и регистр 17 результата,Блок определения степени многочлена состоит из шифраторов, выполненныхна программируемых логических матрицах (ПЛМ) 18 - 20, и элементов ИЛИ21-23Блок управления содержит узел 24памяти, регистр 25, счетчик 26 адреса, 27 шифратор и схему 28 сравненияаргумента,Каждая программируемая логическая матрица имеет элементы ИЛИ 29з 135, элементы И 36- 36 и элементыИЛИ 37 - 37.Шифратор 27 содержит счетчик 38,дешифратор 39,элементы И 40-59,элементы ИЛИ 60-66 и элементы НЕ 67 и 68.Схема сравнения аргумента 28состоит из дешифратора 69, элементов И 70-83, элементов НЕ 84 - 101,элемента И 102, элементов ИЛИ 103 и104 и мультиплексоров 105 и 106.Вычисление Функции в устройстверазделяется на два этапа.На 1 этапе диапазон измененияаргумента Функции .сводится к интервалу 0; 1). На 11 этапе происходит собственно вычисление Функции.Рассмотрим приведение аргументак интервалу 0; 1 в отдельностидля каждой из Функций е, Ьх, зп х.Для вычисления Функций е"(Фиг.5)необходимо выделить целую частьаргумента, вычислить Функции отобеих частей аргумента и затем перемножить полученные. значения:х еп х х-еМ хе:е егде Е - Функция от целой частиаргументах- оСе - Функция от дробной части аргумента,При этом, как показали расчеты,диапазон изменения порядка аргумента составляет от (-7) до (+7).На вход устройства поступаютмантисса аргумента (на коммутатор 2)порядок аргумента (на коммутатор 1),признак функции е и сигнал "Пуск"(в блок 10 управления). По сигналу11 нПуск блок 10 управления записывает аргумент на входной. регистр 4 исчетчик 3 порядка. Затем начинаетсяанализ величины порядка в блоке10 управления. Если порядок аргумента не равен нулю, то, в зависимости от знака порядка, алгоритм приведения к интервалу разделяетсяна две ветви. Пусть знак порядкааргумента больше О, тогда при Рх ) 7хфоРмиРУетсЯ сигнал е :с, если Рх( 7,то мантисса аргумента сдвигаетсявлево с вычитанием единицы из величины порядка. Сдвиг мантиссы продолжается до равенства порядка аргумента нулю. При сдвиге влевостаршие разряды мантиссы заносятсяв 1-8 разряды входного регистра 4.Эти разряды в дальнейшем служатадресом для блока 6 памяти, гдехранятся величины ю. При Рх(0 185329 4необходимого сдвига всей мантиссыаргумента вправо не происходит,а с помощью сдвигателя 5 вправо сдвигаются лишь разряды, составляющиестаршую часть мантиссы х ( 5 разрядов). Величина сдвига зависитот величины порядка аргумента, ноне больше 7,Табл. 1 поясняет работусдвигаО теля 5 для 5 = 10, управляемоготремя последними разрядами счетчика3 порядка,Если Р ( -7, то формируетсясигнал е" = О. Код, получаемыйна выходах сдвигателя 5, поступаетна адресные входы блока памяти 7и на входы всех ПЛМ 18 - 20.Для программирования ПЛМ были щ определены диапазоны значений старшей части аргумента, при которыхфункция аппроксимируется многочленом 5, 4 или 3-й степени (табл. 2).В табл. 3 приведены значения 25 аргумента и состояния соответствующих им выводов ( У 1, У 2, У 3) блока 9.Признак вычисления функциихиз блока 10 управления поступает навход "Разрешение выборки" ПЛМ 18.30При этом остальные ПЛМ 19 и 20 неработают. Сигнал с соответствующеговыхода ПЛМ 18 поступает на вход блока10 управления и определяет какойстепени (третьей, четвертой, пятой) 35 должен в данном случае вычислятьсямногочлен, Многочлен вычисляется вблоке 8 вычисления многочлена(Фиг. 3) по схеме Горнера:С")- (д "Г"7. ")7Коэффициенты а а хранятся вблоке 7 памяти.Адресом блока 7 памяти служатстаршие разряды аргумента (Х ) 45 находящегося во входном регистре 4.Адрес, через сдвигатель 5, поступает на адресные входы блока 7 памяти, Аргумент через коммутатор 1 1поступает в узел 13 умножения. Вначале выбирается коэффициент а , который через коммутатор 12 поступаетв узел 13 умножения. Параллельно сумножением происходит выборка коэффициента а, который суммируется 55 с произведением а . Сумма а +а перех Ф 5 Хдается через коммутатор 11 на входузла 13 умножения. Далее выполняются остальные действия необходимые1185329 20 30 45 50 где 0(2(1. для вычисления многочлена. Значение многочлена фиксируется на входном регистре 4 и регистре 17 результата.По окончании вычисления многочлена в блоке 10 управления анализируется содержимое 1-8 разрядов входного регистра 4 (условие о на фиг. 5). Если все 1-8 разряды равны нулю ( о(, = 1), то значением функ ции будет значение многочлена. Если 1-8 разряды не равны нулю, то иэ блока 6 памяти выбирается значение е и передается в узел 13 умножения ейхвместе со значением многочлена. Произ 15 ведение Р(,р через коммутатор 16 и регистр результата 17 передается на выход. На этом процессор заканчивает свою работу.оФункция Ь хПриведение к интервалу 0; 11 аргумента Ь х основано на следующем. Пусть аргумент задается выражением,Х ЛЛХгРХгде МХ - мантисса аргумента Х, 25РХ - порядок аргумента Х.Логарифмируя, получают: Е.Х: Е.М+РЬ 2. Имеет место равенство:где 0 (г(1;М- мантисса, сдвинутая таким образом, что может быть представлена кодом: где 2, - двоичная цифра числа,Сдвиг выполняется до первойситуации, при которой перед запятойустанавливается единица, т.е. можнозаписать:ф= М 2где 1 - число сдвигов до получениякода (1)Таким образом:1 П Х Ь (Ф)+РХ 52=Оп МХ-Ь 2+.РЕ 2=Ь(1 ).Р-ЦЬг: Ь(1 г) аЕ.а, где (РХ-. 1) - код, содержащийся насчетчике порядка 3.Как и в предыдущем случае на вход 55 поступают аргумент, признак вычисляемой функции, сигнал "Пуск". По сигналу "Пуск" блок 10 управления записывает аргумент во входной регистр 4 и счетчик 3 порядка. Послеэтого происходит анализ знака мантиссы аргумента в блоке 10 управления (фиг. 6), Если знак отрицательный, то формируется сигнал "Вычисление невозможно", Если знакположительный, то начинаются сдвиги аргумента влево на входномрегистре 4. Сдвиги продолжаютсядо появления в старшем разрядевходного регистра 4 единицы, Затемпроизводится еще один сдвиг влево,чтобы получить переменную согласно(1). Для вычисления многочлена приведенный аргумент со счетчика 3 порядка и входного регистра 4 передается в узел 13 умножения, Адрес наблок 7 памяти (10 - 19-й разрядывходного регистра 4) передаетсячерез сдвигатель 5 беэ сдвига благодаря блокировке выходов счетчика3 порядка признаком функции, на адресные входы блока 6 памяти и навход второй ПЛМ 19. После определения степени многочлена начинаютсядействия по вычислению значениямногочлена аналогично описанному выше. Значение с выхода сумматора 15передается на входной регистр 4, Затем величина, хранимая на счетчике,3 порядка Я , передается в узел13 умножения, где умножается на кон-.станту Ь 2 . Константа Ь 2 реализуется путем установки в четвертойгруппе входов коммутатора 12, необходимых потенциалов. С входногорегистра 4 на сумматор 15 поступаетзначение многочлена, а с выходаузла 13 умножения через коммутатор14 произведение Я 1 п 2 . Результатсуммирования (значение функции) через коммутатор 16 и регистр 17результата поступает на выход,Функция э 1 и х,Сведение аргумента функции 5 о хк интервалу 0; 1 Г (фиг. 7) основано на соотношении: где М целое число,- переменная в интервале 0,2 Т2 Т(х+ЕИ 1 ЕгХ)хХ1185329 Два старших разряда величиныуказывают номер квадранта, в которомнаходится угол ,Представляют величину эпМ как751 яЧ=зги 2: 5 и - Ч,2где Ос Чс 1,Вычисление эв-Ч в зависимости отйЪквадранта, в котором находитсяаргумент, выполняется по формулам:-8;иЧ для 1 Ч квадранта, 1 По сигналу "Пуск" блок 10 управления записывает поступающий аргуТаблица 1 Разряды входного регистра 4 на выходе сдвигателя 5 Значения трех последних разрядовсчетчика 3 порядка 3 111 1 1 2 3 4 5 6 7 8 9 10 000+ + Формулы вычисления соз -" ч имеют2.вид: мент во входной регистр 4 и счетчик 3 порядка. Затем аргумент умножается на 12 й в узле 13 умножения. Произведение вновь записывается на входной регистр 4, Если порядок произведения р 4 0 и рО, то сдвигая влево содержимое входного регистра 4, добиваются равенства 10 порядка нулю (получают переменную ),После выполнения сдвигов, илипри Рх0 в блоке 10 управленияанализируются 10 и 11-разрядывходного регистра 4, В зависимостиот номера квадранта и вида функции (уп х или соз х ) принимаетсярешение о вычитании р М из единицы согласно (2) и (3). Для этого20 аргумент передается на вход сумматора 15. Полученная разность сновазаписывается во входной регистр 4.Затем содержимое входного регйстра4 сдвигается на два разряда влево,25 Если не было необходимости получатьразность, то подобные сдвиги выполняются сразу же после определенияквадранта, После этих действий содержимое входного регистра 4 пере 3 О дается на вход узла 13 умноженияКод с выхода сдвигателя 5 поступаетна вход третьей ПЛМ 20 и на адресные входы блока 7 памяти. На вход"Разрешение выборки" третьей ИЛИ 20поступает признак функции из блока510 управления,+ + + + + + +10 1185329 Продогокение табл 1. Разряды входного регистра 4 на выходе сдвигателя 56 7 )Н 1 2 3 4 5 9 10 110Ф Шв + + + + В + + + П р и м е ч а н и е, + означает наличие на выходе сдвигателя 5 значения К-го разрядного входного регистра 4. Т а б л и ц а 2 вДиапазон значений старшей части аргумента Функция Степень многочлена щ= 3 (3 1) 0000000000 -000100000 р Х 1001110111 1111111111 з 1 о х Значение трех последных разрядовсчетчика 3 порядка 0000000000 -0001111000 1000001001 1111111111 Степень многочлена Ф= 4 Ь 2) 0001000001 1011100011 0001111001 1001110011 0100001010 -10000010000 Степень многочлена т= 5 (у 3) 1011100100 1111111111 0000000000 -01000010011185329 14 1 сфъ оо оо о о сч м - ц осо м оо о о о о О О О О О О т Ч1185329 Ъ Фйэ Злого двраблени е 10 Фала Х У. 7 рмр щооЯюд Ю-Ире ЬоАог Кл онмулдор.м ,г Кнфммуфюоран Я