Устройство для определения времен-ного шага дискретизации сигнала

(7) Заявитель 4). УСТРОЙСТВО ДЛЯ ОПР ШАГА ДИСКРЕТНИЯ ВРЕМЕННОГОАЦИИ СИГНАЛА. Изобретение относится к вычислите льной технике для измерения вероятностных характеристик случайных сигйалов и предназначен для определения временного шага выборки случайного 1 естационарного с участками квазисФационарности сигнала при измерении ординат Функций и плотности распределения, математического ожидания, моментов высших порядков.По основному авт, св, У 656047 известно устройство для.определения временного шага дискретизации сигнала, содержащее счетчик, входы счета и сброса которого соединены, соответственно, с первым и вторьк выходами блока управления, первый вход которого соединен с управлянщим выходом компаратора, первая группа входов которого подключена к разрядным выходам счетчика, а вторая группа входов - к разрядным выходам реверсивного счетчика, входы сложения и вычитания которого подключены к выходам 2логического блока, первый вход кото.рого соединен с выходом первого блока сравнения, управляющий вход которого соединен с выходом первого блока срав. нения, управляющий вход которого соединен с третьим выходом .блока управления, а первый вход - с первьи выходом блока памяти, вход которого является входом устройства и подключен ко второму входу блока управления, второй выход блока памяти соединен с входам блока деления второй блок сравнения и блок суммирования, первый вход которого соединен с выходом блока деления, второй вход - с вторым выходом блока памяти, выходы блока суммирования подключены, соответственно, к второму входу первого блока сравнения и первому входу второго блока сравнения, управляющий "вход которого соединен с четвертью выходом блока управления, второй вход второго блока сравнения подключен к первым входам блока памяти к .3 8073 первого блока сравнения, выход второ го блока сравнения соединен с вторым входом логического блока, управляющий вход реверсивного счетчика подключен к третьему входу блока управле. ния и управляющему выходу блока па 5 мяти 1 11.Однако устройство при изменении ,вручную ошибок восстановления,позволяет определять оптимальный шаг выборки случайного стационарного сигнала в зависимости от скорости изменения сигнала в случаях знаниясаприорных. данных о законе распределения, в виде корреляционной функции д сигнала и т.д. Недостатком этого устройства является также непригодность его для определения оптимального шага выборки (шагадискретизации) нестационарного по частоте случайного20 сигнала, а также отсутствие автоматизации поиска оптимального шага выборки и слежения за этим шагом в случаях недостатка априорных сведений о слу:чайном сигнале.25 Цель изобретения - расширение Фун" кциональных возможностей устройства за счет определения оптимального шага выборки нестационарного по часто 30 те случайного сигнала в зависимости от скорости изменения сигнала на участках стационарности и ошибок восстановления. Поставленная цель достигается тем, 55 что устройство дополнительно содержит второй реверсивный счетчик, второй и третий цифровые компараторы, первый и второй регистры памяти и второй счетчик, управляющий вход ко торого соединен с первым дополнительным выходом блока управления, а управ. ляющий .выход подключен к первому входу третьего цифрового компаратора, выход которого является выходом 45 устройства, а второй вход - к выходу первого регистра памяти, управляющий вход которого соединен с вторым дополнительным выходом блока управления, первый Информационный вход - с . 50 выходом второго регистра памяти, вход считывания которого соединен с входом считывания первого регистра памяти ,и дополнительным выходом первого реверсивного счетчика, информационный 55 вход второго реверсивного счетчика соединен с выходом логического блока, выход второго реверсивного счетчика 37 фподключен к информационному входу вто рого цифрового компаратора, управляющий вход которого соединен с управляющим входом второго реверсивного счетчика и третьим дополнительным выходом блока управления, второй вход второго цифрового компаратора является вторым входом устройства, а вы-7 ход второго цифрового компаратора соединен с информационным входом второго. регистра памяти, вторым инФормационным входом первого регистра памяти и дополнительным входом блока деления.На чертеже приведена блок-схема устройства,Устройство содержит блок 1 памяти, на вход которого подан .исследуемьщ случайный сигнал, который, кроме того, подан на входы блока 2 суммирования и блока 3 деления. Выход блока 3, в котором задается ошибка восстановления Я , соединен с вторымо 1 фвходом блока 2 суммирования, Выходыблока 2 соединены с входами первого 4и второго 5 блоков сравнения, вторыевходы которых соединены с выходом блока 1 памяти, Выходы блоков 4 и 5 через логический блок 6 соединены свходами первого реверсивного счетчика 7, Выходы счетчика 7 соединеныс входами первого цифрового компаратора 8, ,Входы первого счетчика 9также соединены с входами первогоцифрового компаратора 8. На другиевходы первого счетчика 9 поданы сигналы сброса и тактовой частоты отблока 10 управления. Выход логического блока б соединен с входом второ.- го реверсивного счетчика 11, выходыкоторого соединены с входами второгоцифрового компаратора 12. На.другиевходы компаратора 12 подан код допус.тимого значения изменения установившейся величины интервала а . Выходвторого цифрового компаратора 12 соединен с входами первого 13 и второго14 регистров памяти и блока 3 деления, Входы второго регистра 14 памятисоединены с выходами первого реверсивного счетчика 7, а выходы " с входами первого регистра Э памяти, Выходы первого регистра 13 памяти соединены с входами третьего цифровогоекомпаратора.15, выход которого является выходом устройства. Другие входы третьего цифрового компаратора 15соединены с выходами второго счетчи7337 50 55 5 80ка 16. Вход второго счетчика 16 соединен с блоком 10 управления, выходы которого соединены также с входамипервого регистра 13 памяти, второгореверсивного счетчика 11 и второгоцифрового компаратора 12Устройство работает следующим образом.На.входе второго цифрового компаратора 12 оператором задается коддопустимого значения изменения установившейся величины интервала. Приподаче сигнала "Пуск" происходитсброс всех регистров памяти и счетчиков, При этом в блоке 3 деленияустанавливается минимальное значение ошибки восстановления с(, которое поступает в блок 2 суммирования, Аналоговый блок 1 памяти Фиксирует текущее значение случайного сигнала х(В). После окончания аналогового запоминания случайного сигналаот блока 10 на вход первого счетчика9 поступают счетные импульсы, Формирующие временной шаг дискретизациивходного сигнала. После сброса устройства интервал дискретизации равеннулю, и первый цифровой компаратор8 после подачи счетных импульсовна первый счетчик 9 сразу же Формирует выходной сигнал,В процессе работы устройства код,первого реверсивного счетчика 7 изменяется, следовательно, изменяетсяи шаг дискретизации. При равенствекодов первого счетчика 9 и первогореверсивного счетчика 7 срабатываетпервый цифровой компаратор 8, который через блок 10 управления подаетодновременно сигналы строба,на первый 4 и второй 5 блоки сравнения.На вход первого блока 4 с блока 2суммирования подается текущее значение случайного сигнала в с(мме с ошибкой восстановления х(1)+ Я, одновременно на вход второго блока 5 с блока 2 суммирования подается разностьзначений случайного сигнала и ошибки восстановления х(1)- б,. На вторые входы блоков;4 и 5 с выхода блока 1 подается ранее запомненное значение случайного сигнала хай)+(.,где- задержка времени, пропор"цнональная коду первого реверсивного счетчика 7. Результаты этих сравнейий Фиксируются логическим блоком6, который формирует следующие коман-ды на вход первого реверсивного счетчика 7. 6В случае, если хСхрх(С+Ьх(С)-Е код первого реверсивного счетчика 7 и шаг дискретизации увеличиваются на квант.В случае, если х(й+;)х(й)Е,их.+3)х(й)-Е код первого реверсивного счетчика 7 и шаг дискретизации увеличиваются на квант.В случае, если х(ЙСх(й)+Я, и10 х(С+ь)сх(й) -Е 1, код первого реверсивного счетчика 7 и шаг дискретизации уменьшаются на квант.После срабатывания первого цифровога компаратора 8 начинается кои вый цикл работы устройства, аналогичный предыдущему. В результате работы,устройства после прохождения Й циклов значение кода первого реверсивного счетчика 7 стремится к устано-, щ 0 вившемуся значению при следующем равенстве вероятностей:р(х(с)-х(Ц)(е,( р х(ьй(- -х(сс 1 .Сигналы с выхода логического блока 25 6 поступают одновременно и на входвторого реверсивного счетчика )1 снебольшим числом разрядов, которыйпредназначен для определения разности последовательностей сигналов Э 0 на сложение и вычитание.В начале цикла работы устройства,когда код первого реверсивного счетчика 7 еще не установлен, на входвторого реверсивного счетчика 11 поступают преимущественно сигналы насложение, которые переполняют его.Состояние переполнения в реверсивных счетчиках 7 и 11 Фиксируется,т.е, исключается возможность перебро са этих счетчиков из единиц в кулии наоборот. По иере подхода кода впервом реверсивном счетчике 7 к уста-новившемуся значению, код во второмреверсивном счетчике 11 уменьшается 45 и, как только достигает заданногозначения Е яа входе второго цифрового компаратора 12, последний срабатывает. Этим сигналом вод первого ревер 4сивного счетчика 7 эалисывается в первый 13 и второй 14 регистры памяти, а в блоке 3 деления включаетсяследующее большее значение ошибкивосстановления б(. С этого моментас третьего цифрового компаратора 15на выход устройства начинают поступать отличные от минимальных шагивыборки случайного сигнала. Развертка шагов выборки осуществляется блоквазистационарности входного случайного сигнала. Сигнал переполненияс выхода первого реверсивного счетчика 7 поступает в блок 3 деления значение ошибки восстановления Е и в блок 10 упрайления, который раэре. шает перезапись кода из второго регистра 13 памяти в первый регистр 4 и запрещает в дальнейшем до сброса перезапись кода из первого реверсивного счетчика 7 в первый регистр 4 памяти по сигналами с второго цифрового компаратора 12.Затем начинается процесс слежения за оптимальным шагом дискретизации случайного сигнала, Циклы нахождения установившихся значений интервалов следуют друг эа другом. Информация из первого реверсивного счетчика 7 записывается только во второй регистр 3 памяти, который фиксирует при переполнении первого реверсивного счетчика 7 новый оптимальный шаг дискретизации случайного сигнала.По сигналу переполнения первого реверсивного счетчика 7 код второго регистра 13 .памяти снова записывается,в первый регистр 14 памяти и с помощью блоков 15 и 1 б формируются новые интервалы Т на выходе устройства. В таком режиме устройствоработает до следующего сигнала "Пуск",при котором интервал Т шаг дискретизации) сначала принимает минимальное значение, а затем устройство определяет оптимальный шаг дискретизации и следит эа ним., При наличии нестационарности сигнала в процессе поиска одного из установившихся значений кода первого реверсивного счетчика 7 второй цифровой компаратор 12 сработать не может и эти выборки сигнала пропускаются устройством автоматически.Предлагаемое устройство позволяет автоматизировать поиск оптимального шага дискретизации случайного сигнала; а также испольэовать его для более широкого класса случайных сигна лов - квазистационарных случайных сигналов. Устройство позволяет следить за оптимальным шагом дискретизации сигнала и вносить В него поправкири изменении характеристик сигнала, что увеличивает сферу применения устройства и, следовательно, дает технико-экономический эффект. 7 807337 8ками 14-16 аналогично развертки ин- .тервалов блоками 7-9.Для следующего значения ошибкивосстановления Я устанавливаетсяследующее большеезначение шага вы- и включает в нем снова минимальное3борки случайного сигнала, котороефиксируется регистрами 13 и 14 памяти с помощью второго цифрового компаратора 12. Далее значение ошибки восстановления Е возрастает снова.10Такие циклы работы устройства идутдруг за другом до тех пор, пока первый реверсивный счетчик 7 не заполнится "единицами", так как второйцифровой компаратор 12 при одной из.зафиксированных ошибок восстановленияне сможет сработать. Это означает,что указанное равенство вероятностейдостигнуто в устройстве быть не может,итерационный процесс не сходится, ща интервал, фиксируемый первым реверсивным счетчиком 7, увеличивается до предела. Следовательно, оптимальным шагом дискретизации случайного сигнала является предыдупий, зафиксированный в регистрах 3 и 14памяти. С этим шагом с третьего цифрово.о компаратора 15 выдаются результаты работы устройства. Время, которое затрачено на определение опти- ЗОмального шага дискретизации случайного сигнала, должно быть не менееучастка стационарности этого сигнала,иначе второй цифровой компаратор 12не сможет сработать, Переполнениепервого реверсивного счетчика 7 происходит когда значение ошибки восстановления превышает уровень случайного сигнала, Процесс переброса ошибок восстановления от минимального еОдо необходимого значения требуетсявсегда потому, что заранее неизвестны такие характеристики случайногосигнала, как дисперсия, закон распределения, вид корреляционной функции и др.Нри ошибке восстановления, превыщающей уровень входного случайногосигнала, последовательности, которыеПоступают на ВхОд ВторогО реВерсиВ ф.ного счетчика 11 приходят преиму.щественно на сложение, Поэтому второй цифровой компаратор 12 не можетсработать.ПО этой причине исключается пере узапись кода в регистры 13 и 14 памяти которыехранят последнее знйче 9ние шага дискретизации - оптимальйоезначение для прошедшего участка3 7 а сное нт",ктная,4 9 80733Формула изобретенйя Устройство для определения временного шага дискретизации сигнапа по авт, св. В б 56047, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет определения оптимального шага выборки нестационарного по частоте случайного сигнала, оно содержит 1 е второй реверсивный счетчик, второй и третий цифровые компараторы, первый и второй регистры памяти и второй счетчик управляющий вход которого соединей с первым дополнительным вы ходом блока управления, а выход под. ключен к первому входу третьего цифрового компаратора, выход которого является выходом устройства, а второй вход - к выходу первого регистра памяти, управляющий вход которого соединен с вторым дополнительным выходом блока управления первый информациРонный вход - с выходом второго регистра памяти, вход считывания которо 7 10го соединен с входом считывания первого регистра памяти и дополнительным выходом первого .реверсивного счетчика, информационный вход второго реверсивного счетчика соединен с выходом ло ического блока, выход второго реверсивного счетчика подключен к информационному входу второго цифрового компаратора, управляющий вход которого соединен с управляющим входом второго реверсивного счетчи" ка и третьим дополнительным выходом блока управления, второй вход второго цифрового компаратора является вто" рым входом устройства, а выход второго цифрового компаратора соединен с информационным входом второго регистра памяти, вторым информационным входом первого регистра памяти и дополнительным входом блока деления.Источники иноформации, принятые во внииание при экспертизе1. Авторское свидетельство бССР В 656047, кл. С 06 6 7/52, 977 прототип).