Устройство для ввода в микроэвм дискретных сигналов

(51)5 6 06 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОбРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР САНИЕ ИЗОБРЕТЕНИЯ ЕЛЬСТВУ. К АВТОРСКОМУ СВ ВО ДЛЯ ВВОДА В НЫХ СИГНАЛОВ е относится к обл хники, в частности ия, и может быть раммно-аппаратно функций, зависящ ого количества ди изобретения явл одействия и расши ОА,Несмелое .П.Козяк СР7. Фиг,1(54) УСТРОЙСТ ЭВМ ДИСКРЕТ (57) Иэобретени числительной те ствам сопряже эовано для прог ления булевых стояния больш датчиков, Целью вышение быстр асти вык устрой- испольго вычис" их от со скретных яется порение об10 35 50 По первому импульсу все УВ вычисляюткаждый свою подконьюнкцию, причем УВ 1формирует результат коньюнкций с учетомрезультатов УВ 2, УВ 3, УВ 4,По второму импульсу вычисляется подконъюнкция ха, х 12. УВ 1, УВ 4 выполняют"холостые" вычисления с нулевой константой, которые, безусловно, дают единичныйрезультат.Вторая константа является последней,поэтому вычисления заканчиваются.Таким образом осуществляется параллельная работа всех четырех модулей. Впрототипе в этих условиях необходим былбы последовательный опрос для первой коньюнкции - четырех модулей, для второй -двух модулей с.дальнейшим программнымвычислением значения всей функции,Технико-экономическая эффективностьпредлагаемого устройства заключается вследующем.Пусть г - разрядность шины данныхмикропроцессора, тогда разрядность обрабатываемых прототипом дискретныхсигналов2, Если В - разрядность (максигмальная) конъюнкций вычисляемой булевойфункции, то при использовании устройствапрототипа необходимо циклов опроса2 Вгдля вычисления подконьюнкций максимального ранга с программным вычислениемконьюнкции (необходимо - устройств),2 ВВ предлагаемом устройстве необходимодин цикл опроса для вычисления коньюнкций максимального ранга, Однако при этомвозрастают временные затраты на настройку, Поэтому наиболее эффективна однократная настройка при инициализации системы(при включении питания на систему).Предлагаемое устройство обеспечиваетвозможность разрядонаращиваемости, т,е.получения структур, вычисляющих многоразрядные,булевы функции, причем возможно построение пирамидальных структур. Так,при использовании устройства, подобногоизображенному на фиг.4, к ведущему модулю возможно подключение до четырех ведомых, к которым, в,свою очередь, можноподключить еще четыре и т,д.Предлагаемое устройство позволяетрасширить область применения на задачивычисления многразрядных булевых функций, критические по времени при условииоднократной настройки при инициализациисистемы.Формула изобретенияУстройство для авода в микроЭВМ дискретных сигналов, содержащее дешифратор адреса, шинный формирователь, пять элементов И, два элемента ИЛИ, группу элементов И с тремя состояниями на выходе, группу элементов И-НЕ с тремя состояйиями на выходе, первый блок оперативной памяти, даа триггера, счетчик, генератор, причем вход дешифратора адреса и вход- выход шинного формирователя являются соответствующими входом и выходом устройства для подключения к шинам адреса и данных микроЭВМ, первый выход дешифратора адреса соединен с первыми входами второго и третьего элементов И, выход вто рого элемента И соединен с входом выбор ки шинного формирователя, вход заданиянаправления передачи которого и первый вход первого элемента ИЛИ соединены с входом устройства для подключенйя выхода команды ввода микроЭВМ, выход перво го элемента ИЛИ соединен с вторым входомвторого элемента И, второй вход первого элемента ИЛИ и второй вход третьего элемента И соединены с входом устройства для подключения команды вывода микро ЭВМ, вторые входы К-го (К = 1,В, где В -разрядность информационных входов устройства) элемента И с тремя состояниями на выходе группы и К-го элемента И-НЕ с тремя состояниями на выходе группы соедине ны с К-м разрядом входов для подключения . дискретных сигналов. выходы К-го элемента И с тремя состояниями на выходе группы и К-го элемента И - НЕ с тремя состояниями на выходе группй соединены с К-м входом первого элемента И, нечетный выход первого блока оперативной памяти соединен с первым входом К-го элемента И с тремя состояниями на выходе группы, четный выход, первого блока оперативной памяти соеди 40 нен спервым входом К-го элемента И-НЕ с тремя состояниями на выходе труппы, информационные входы первого блока оперативной памяти соединены с выходами шинного формирователя, вход управления45 записью первого блока оперативной памяти подключен к выходу третьего элемента И и первому входу второго элемента ИЛИ, вход выборки первого блока оперативной памяти подключен к отрицательной шине источника питания, адресные входы первого блока оперативной памяти подключены к информационным выходам счетчика, второй выход дешифратора адреса подключен к первым входам четвертого и пятого элементов И, второй вход четвертого элемента И подключен к второму входу третьего элемента И, второй вход пятого элемента И подключен к первому входу первого элемента ИЛИ, а выход пятого элемента И подключен к входу установки первого триггера,выход которого подключен к входу управ- сброса, первый вход шестого элемента И ления генератора, выход которого подклю- соединен с вторым входом первого элечен к второму входу второго элемента мента ИЛИ, выход шестого элемента И ИЛИ, выход которого подключен к счетно- подключен к входу установки четвертого му входу счетчика,.выход первого элемен триггера, входу управления записью второта И подключен к входу устанбвки второго го блока оперативной памяти и четвертому триггера, выход четвертого элемента И входу второго элемента ИЛИ, инверсный выподключен к входу сброса второго тригге- ход четвертого триггера подключен к втора, выход которого подключен к первому ром входам элементов ИЛИ группы, первые информационному входу шинного форми входы которых соединены с соответствуюрователя, о т л и ч а ю щ е е с я тем, что, сщим выходом второго блока оперативной целью повышения быстродействия и расши- памяти, информационные входы которого рения области примейения путем вычисле-. подключены к йнформационным входам ния иввода мнбгоразрядных булевыхпервого блока оперативйой памяти, адрес- функций, в него введены второй блок опера ные входы первого и второго блоков оперативной памяти, третий и четвертыйтригге- тивной памяти объединены, вход выборки ры, шестой и седьмой элементы И, элементвторого блока оперативной памяти подклюзадержки, третий элемент ИЛИ, группа эле- чен к отрицательной шйне источника пита- ментов ИЛИ, причем третий выход дешиф- ния, выход третьего триггера подключен к ратора адреса подключен к второму входу 20 второму информационномувходу шинного шестого элемента И, входы сброса счетчика, формирователя, третьи входы элементов второго и третьего триггеров объединены, ИЛИ группы являются дополнительными (В+1)-й вход первого элемента И соединен информационными входами устройства и с выходом второго элемента ИЛИ, (8+2)-й соединены с третьим информационным вход первого элемента И соединен свыхо входом шинного формирования, Е-вход дом седьмого элемента И; соответствую- дешифратора адреса является входом разщий вход которого подключен к выходу решения устройства, вход сброса четвер- соответствующего элемента ИЛИ группы, "того триггера подключен к входу сброСа первый выход первого блока оператив- устройства, третий вход второго элемента ной памяти подключен к входу элемента 30 ИЛИ является входом внешнего тактового задержки, выход которогосоединен с вхо-генератора, выход первого элемента И явдом установки третьего триггера и вторым ляется выходом разрешения устоойства, вывходом третьето элемента ИЛИ, первый ход генератора являетсятактовым выходом вход которого является входом системногоустройства.8751772 нКорректор Л, Филь ФЫ 4Составитель С.ТюринТехред М,Моргентал кина Редактор .М. Заказ 2693 . Тираж : . ".::.; Подписное ВНИИПИ Государственного комитета йо изобретениям и открытиям йри ГКНТ ССС 113035, Москва, Ж, Рауаская наб 4/5 ский комбинат "Патент". г, Ужгород; ул. Гагарина; ЗО 1 Производственно-издате1751772 10 20 30 40 ласти применения за счет возможности вычисления и ввода многоразрядных булевых функций. Устройство содержит дешифратор адреса 1, шинный формирователь 2, пять элементов И 3, , 7, два элемента ИЛИ 8, 9,группу элементов 10 И с тремя состояниямина выходе, группу элементов 11 И-НЕ с тремя состояниями на выходе, первый блок оперативной памяти 12, два триггера 13, 14, счетчик 15, генератор 16, второй блок оперативной памяти 17, третий 18 и четвертый 19 триггеры, шестой 20 и седьмой 21 элементы И, элемент задержки 22, третий элеИзобретение относится к области вычислительной техники, в частности к устройствам сопряжения, и может быть использовано для и рограммно-аппаратного вычисления булевых функций, зависящих от со стояния большого количества дискретныхдатчиков,Известно устройство, содержащее дешифратор адреса, два элемента И, элемент ИЛИ, шинный формирователь, регистр группу элементов И, группу элементов И - НЕ.Недостатком такого устройства является низкая производительность.Наиболее близким по технической сущности к предлагаемому является устройство, содержащее дешифратор адреса, шинный формирователь, пять элементов И, два элемента ИЛИ, два тригера, оперативную память, генератор, счетчик, группу элементовИ с тремя состояниями на выходе; группу элементов И - НЕ с тремя состояниями на выходе, причем вход дешифратора адреса подключен к входу. устройства для подключения шины адреса микроЭВМ; первый выход дешифратора адреса соединен с первыми входами второго и третьего элементов И, выход второго элемента И соединен с входом выборки шинного формирователя, вход задания направлений передачи которого и первый вход элемента ИЛИ соединены с входом устройства для подключения выхода команды ввода микро- ЭВМ, выход элемента ИЛИ соединен с вторым входом второго элемента И, второй вход элемента ИЛИ и второй вход третьего элемента И соединен с входом. устройства для подключения команды вывода микро- ЭВМ, вход-выход шинного формирователя соединен с входом-выходом устройства для пОдключения входа-выхода данных микро- ЭВМ, вторые входы К-го К = 1,В, где В -мент ИЛИ 23. группу элементов ИЛИ 24 входы адреса 25, входы-выходы 26 данных, информационные входы 27, дополнительные информационные входы 28, первый 29 вход управления, второй 30 вход управления, вход разрешения 31, выход расширения 32, выход 33 тактового генератора, вход 34 внешнего тактового генератора, вход 35 системного сброса, Устройство позволяет обеспечить разрядонаращиваемость; повысить быстродействие и расширить областьприменения путем введения нового режимавычислений с сопровождением. 4 ил. разрядность информационных входов устройства) элемента И с тремя состояниями на выходе группы и К-го элемента И-НЕ с тремя состояниями на выходе группы соединены с К-м разрядом входов для подключения дискретных сигналов, выходы К-го элемента И с тремя состояниями на выходе группы и К-го элемента И - НЕ с тремя состояниями на выходе группы соединены с К-м входом первого элемента И, нечетный выход оперативной памяти соединен с первым вхо-. дом К-го элемента И с тремя состояниями на выходе группы, четный выход оперативной памяти соединен с первым входом К-гоэлемента И - НЕ с тремя состояниями на выходе группы, информационные входы оперативной памяти соединены с выходами шинного формирователя, вход управления записьВ оперативной памяти подключен к выходу третьего элемента И, подключенному также к первому входу второго элемента ИЛИ, вход выборки оперативной памяти подключен к отрицательной шине источника питания и постоянноактивирован, адресные входы оперативной памяти подключены к информационным выходам счетчйка, выход переполнения счетчика подключен к входу сброса первого триггера, второй выход дешифратора адреса подключен к первым входам четвертого и пятого элементов И. второй вход четвертого элемента И подключен к второму входу третьего элемента И, второй вход пятого элемента И подключен к первому входу первого элемейтэ ИЛИ, а выход пятого элемента И подключен к входу установки первого триггера, выход которого подключен к входу управления генератора и к (В+1)-му входу первого элемента И, выход генератора подключен к второму входу второго элемента ИЛИ, выход которого подключен к счетному входу счетчика, выход первого элемента И под510 20 25 35 40 ключен к входу установки второго триггера, выход четвертого элемента И подключен к входу сброса второго триггера, выход которого подключен к входу шинного формирователя.Недостатком известного устройства является невозможность построения разрядонаращиваемых структур; низкое быстродействие и узкая область примене- ния. Эти недостатки обусловлены следующими обстоятельствами. В прототипе отсутствуют технические средства, позволяющие получать разрядонаращиваемце устройства ввода (по аналогии с разрядонаращиваемыми процессорами, контроллерами 15 прерываний и пр,), что в условиях ограничений на ксличество выводов БИС таких устройств привбдит к ограничению и на число информационных входов. В широком классе задач, требующем обработку большого количества дискретных сигналов десятки, сотни), применение известного устройства для вычисления многоразрядных булевых функций заключается в поочередном вцчислении подконъюнкций (необходимо несколько известных устройств, каждое из которых обрабатывает часть входного слова) с дальнейшим программным вычислением всей конъюнкции. а вычисление сразу всей многоразрядной функции невозможно, Такой характер вычислений значительно снижает быстродействие и сужает область применения известного устройства. Кроме того, в нем отсутствует возможность непосредственного (без предварительной обработки) ввода части разрядов с информационных входов.в микроЭВМ,Цель изобретения - повышение быстродействия и расширение области применения за счет возможности вычисления и ввода многоразрядных булевых функций.На фиг,1 изображена функциональная электрическая схема устройства для ввода в микроЭВМ дискретной информации;на фиг.2 - временная диаграмма работы устройства в режиме настройки; на фиг.3 -временная диаграмма работы устройстваВрежиме вычисления с сопротивлением; на .фиг 4- пример построения многоразрядной .структуры с использованием в качестве модуля данного устройства,Устройство для ввода в микроЭВМ дискретных сигналов содержит дешифратор 1адреса, шинный формирователь 2, пять элементов И 3 - 7, два элемента ИЛИ 8, 9. группу 55элементов И 10.1-10, В с тремя состояниямина выходе, группу элементов И-НЕ 11,111.В,с тремя состояниями на выходе, первый блок 12 оперативной памяти, дватриггера 13, 14, счетчик 15, генератор 16,второй блок 17 оперативной памяти, третий и четвертый триггеры 18, 19, шестой и седьмой элементы И 20, 21, элемент 22 задержки, третий элемент ИЛИ 23, группу элементов ИЛИ 24,1 - 24,И, входы адреса 25, входы-выходы данных 26, информационные входы 27, дополнительные информационные входы 28, первый вход 29 управления, второй вход 30 управления, вход 31 разрешения, выход 32 расширения, выход 33 тактового генератора, вход 34 внешнего тактового генератора, вход 35 системного сброса.Вход 25 дешифратора 1 адреса и вход- выход 26 шинного формирователя 2 являются соответствующими входом и выходом устройства для подключения к шинам адреса и данных микроЭВМ. Первый выход дешифратора 1 адреса соединен с первыми входами второго 4 и третьего 5 элементов И, Выход второго элемента И 4 соединен с входом выборки шинного формирователя 2, вход задания направления передачи которого и первый вход элемента ИЛИ 8 соединены с входом 29 устройства для подключения выхода команды ввода микро- ЭВМ, Выход элемента ИЛИ 8 соединен с вторым входом второго элемента И 4, Второй вход элемента ИЛИ 8 и второй вход третьего элемента И 5 соединены с входом 30 устройства для подключения команды вывода микроЭВМ. Вторые входы К-го (К = 1.В, где В - разрядность информационных входов устройства) элемента И 10 с тремя состояниями на выходе группы и К-го элемента И - НЕ 11 с тремя состояниями на выходе группы соединены с К-м разрядом входов 27 для подключений дискретных сигналов. Выходы К-го элемента И 10 с тремя состояниями на выходе группы и К-го элемента И-НЕ 11 с тремя состояниями на выходе группы соединены с К-м входом первого элемента И 3. Нечетный выход 12 оперативной памяти соединен с первым входом К-го элемента И 10 с тремя состояниями на выходе группы, четный выход оперативной памяти 12 соединен с первым входом К-го элемента И-НЕ с тремя состояниями на выхОде группы, Информационные входы оперативной памяти 12 соединены с выходами шинного формирователя 2. Входуправления записью Оперативной памяти 12 подключен к вйходу третьего элемента И 5, подключенного также к первому входу второго элемента ИЛИ 9. Вход выборки оперативной памяти 12 подключен к отрицательной шине источника питания и постоянно активирован. Адресные входы оперативной памяти 12 подключены к информационным выходам счетчика 15. Вто5 10 30 35 40 управления входом записи оперативной памяти 12 и элементом ИЛИ 9 в том случае, 50 если активирован выход 1.1 дешифратора 1 55 рой выход дешифратора 1 адреса подключен к первым входам четвертого 6 и пятого 7 элементов И, Второй вход четвертого элемента И 6 подключен к второму входу третьего элемента И 5. Второй вход пятого элемента И 7 подключен к первому входу первого элемента ИЛИ 8, а выход пятого элемента И 7 подключен к входу установки первого трйггера 14, выход когорого подключен к входу управления генератора 16, выход которого подключен к второму входу второго элемента ИЛИ 9. выход которого подключен к счетному входу счетчика 15. Выход первого элемента И 3 подключен к входу установки второго триггера 14. Выход четвертого элемента И 6 подключен к входу сброса второго триггера 14, выход которого подключен к первому информацйонному входу шинного формирователя 2. Третий выход дешифратора 1 адреса подключен к второму входу шестого элемента И 20, Входы сброса счетчика 15 и второго 14 и третьего 18 триггеров объединены, (В+1)-й вход первого элемента И 3 является выходом второго элемента ИЛИ 9. (В+2)й вход первого элемента И 3 является выходом седьмого элемента И 21, соответствующий вход которого подключен к выходу соответствующего элемента ИЛИ 24 группы. Первый выход первой оперативной памяти 12 подключен к входу элемента 22 задержки, выход которого соединен с входом установки третьего триггера 18 и вторым входом третьего элемента ИЛИ 23, первый вход которого явля.- ется входом 35 системного сброса, Первый вход шестого элемента И 20 соединен с вторым входом первого элемента ИЛИ 8, Выход шестого элемента И 20 подключен к входуустановки четвертого триггера 19, входу управления записью второго блока 17 оперативной памяти и четвертому входу второго элемента ИЛИ 9, Инверсный выход четвертого триггера 19 подключен к вторым входам элементов ИЛИ 24 группы, первый вход которых является соответст вующим выходом второй оперативной памяти 17, информационные входы которой подключены к информационным входам первой оперативной памяти 12, Адресные входы первой 12 и второй 17 оперативных памятей соединены, Вход выборки второй оперативной памяти 17 подключен к отрицательной шине источника питания и постоянно активирован. Выход третьего триггера 18 подключен к второму информационному входу шинного формирователя 2. Третьи входы элементов ИЛ И 24 груп йы подкл ючены к соответствующим информациОнным входам 28 и третьим информационным входам шинного формирователя 21. Е-вход дешифратора 1 адреса является входом 31 разрешения устройства. Вход сброса четвертого триггера 19 подключен к входу 35 сброса устройства, Третий вход второго элемента ИЛИ 9 является входом 34 внешнего тактового генератора, Выход первого элемента И 3 является выходом 32 разрешения устройства. Выход генератора 16 является выходом 33 устройства,Дешифратор 1 предназначен для дешифрации адреса. выставленного на входах 25 адреса устройства по разрешению. Дешифратор 1 может быть реализован, например, на стандартных интегральных микросхемах 155 ИДЗ. Шинный формирователь 2 предназначен для усиления по мощности сйгналов нэ входах-выходах 26 устройства при активизации первого входа разрешения Е 1 (входа выборки), а также для перевода своего входа-выхода в состояние высокого импеданса при неэктивизации первого входа разрешения для отключения информационных входов-выходов 26 устройства, Режим работы шинного формирователя 2 определяется уровнем сигнала на втором входе разрещения Е 2 (входе направления передачи), Шинный формирователь 2 может быть реализован, например, на стандартной интегральной микросхеме 589 АП 16 Первый элемент И 3 предназначен для формирования значения конъюнктивного терма по значению выходов каждой пары элементов 10-11, если имеется импульс с выхода элемента ИЛИ 9 и на выходе элемента И 21, Когда выходы обоих элементов в паре находятся в высокоимпедансном состоянии, это воспринимается К-м входом . (К = 1,В) элемента И 3 как в ТТЛ логике - логической "1".Второй элемент И 4 предназначен для управления первым входом разрешения Е 1(выходом выборки) шинного формирователя 2, Выход элемента И 4 возбуждается, если активированы выход 1.1 дешифратора 1 и выход элемента ИЛИ 8.Третий элемент И 5 предназначен для и вход 30 устройства. Четвертый элемент И 6 предназначен для управления входами сброса триггеров 14, 18 и счетчика 15 в том случае, если акти-. вирован выход 1.2 дешифратора 1 и вход 30 устройства.Пятый элемент И 7 предйазначен для управления входом установки триггера 13 втом случае, если активирован выход 1.2 дешифратора 1 и вход 29 устройства.1017517729Первый элемент ИЛИ 8 предназначенвходит в конъюнктивный терм булевой фун.для управления элементом И 4 в том случае, кции г, инверсией, и отключейия их в противесли активированы входы 29 или 30 устрой- ном случае, На выходе 12.1 устанавливаетсяства, единица, если константа последняя.Второй элемент ИЛИ 9 предназначен 5 Оперативная память 12 может быть редля управления счетным входом счетчика 15 ализована, например, на стандартных инсигналами либо с генератора 16, либо с вы- тегральных микросхемах 541 РУ 27,хода элемента И 5, либо с выхода элемента Первый триггер 13 предназначен дляИ 20, либо с входа 34, управления генератором 16. Триггер 13 усГруппа элементов И 10,1 - 10.В с тремя 10 танавливается сигналом с выхода элементасостояниями на выходе без инверсии пред- И 7, а обнуляется сигналом с выхода элеменназначена для идентификации прямого зна- та ИЛИ 23.чения К-й переменной в конъюнктивном .Триггер 13 может быть реализован, натерме. При этом активирован вход управле- пример, на стандартной интегральной микния К-го иэ элементов 10,1-10.В. В против росхеме 155 ТМ 2,ном случае выход элемента находится в Второй триггер 14 предназначен длявысокоимпедансном состоянии и не влияет фиксации единичного значения вычисленна работу К-го из элементов 11.1 - 11.В. ной булевой функции при активизации выГруппа элементов И 10,1-10.В с тремя хода элемента И 3,состояниями на выходе может быть реали Триггер 14 обнуляется приактивизациизована, например, на стандартных интег- выхода элемента И 6,ралных мйкросхемах 589 АП 16. причем Триггер 14 может быть реализован, наинформационный вход сопоставляется с пример, на стандартных интегральных эледвумя входами элемента И. изображен на ментах 155 ТМ 2.фиг.1 как единственный вход О. 25 Счетчик 15 предназначен для адреса: Группа элементов И-НЕ 11.1-11.В с ции оперативной памяти 12, 17 при записитремя состояниями на выходе предназначе- или считывании информации, Счетный входнадляидентификацииинверсного значения счетчика 8 управляется выходом элементаК-й переменной в конъюнктивном терме. ИЛИ 9. Емкость счетчика больше возможПри этом активизирован вход управления 30 ного количества конъюнктивных термов вК-го из элементов 11.1-11,8, В противном вычисляемых булевых функциях или равнаслучае выход элемента находится в высоко- ему,импендансном состоянии и не влияет на Счетчик 15 может быть реализован, наработу К-го из элементов 10,1-10.В, пример, на стандартных интегральных микГруппа элементов И - НЕ 11.1-11,В с 35 росхемах 155 НЕ 7,тремя состояниями на выходе может быть Генератор 16 предназначен для управреализована, например, на стандартных ления по счетному входу счетчиком 15 приинтегральныхмикросхемах 571 ХЛ 2, причем считывании информации из оперативнойинформационный вход сопоставляется с . памяти 12, Генератор 16 может быть реалидвумя входами элемента И, объединенными 40 зован, например, на стандартной интегвместе, и изображен на фиг.1 как единст- ральной микросхеме 155 ЛАЗ, регистре,еенный вход О. конденсаторе.Первый блок оперативной памяти 12 Второй блок оперативной памяти 17предназначен для хранения констант на- предназначен для записи, хранения и выдастройки. Нечетные выходы данных 12.2 по чи констант сопровождения, определяющихстоянной памяти 12 подключены к входам учет результатов вычислений в других уступравления соответствующих из элементов ройствах ввода (внешних подконъюнкций).И стремя состояниями на выходе без инвер- Константа сопровождения содержит нусии.10,1-10.В для подключения их к соот- ливпозициях,номеркоторыхсоответствуетветствующему разряду входного сигнала 27, 50 номерам дополнительных информационныхесли переменная;. сопоставляемая с ним, входов 28, не анализируемых на данном таквходит в конъюнктивный терм булевой фун- те вычислений..кции без инверсии, и отключения их в про- Второй блокоперативной памяти 17 мотивном случае. Четные выходы даннйх 12,2 жет быть реализован, например, на станоперативной памяти 12 подключены к вхо дартных интегральных микросхемахдам управления соответствующих иэ эле РУ 2,ментов И-НЕ с тремя состояниями на Третий триггер 18 предназначен длявыходе 11.1-11,В для подключения их к со- фиксации факта окончания вычислений поответствующему разряду входного сигнала считыванию последней константы (активи 27, если переменная, сопоставляемая с ним, руется выход 12.1 блока 12).Четвертый триггер 19 предназначен длямаскирования группы элементов ИЛИ 24,124.М по сигналу системного сброса своиминверсным выходом и размаскирования ихпри записи первой константы сопровождения в блок 17,Триггеры 18, 19 могут быть реализованыаналогично триггерам 13, 14,Шестой элемент И 20 предназначен дляуправления входом записи второго блокаоперативной памяти 17, входом установкитриггера 19 и счетным входом счетчика 15через элемент ИЛИ 9 в том числе, если возбуждены выход 1,3 де шифратора 1 и вход 30устройства.Седьмой элемент И 21 предназначендля формирования результата подконъюнкций сопровождения по результатамвычислений в других устройствах ввода. Если навыходах всех элементов ИЛИ группы 24.1 -24.М установлены "1", на выходе элементаИ 21 также формируется "1",Элемент 22 задержки предназначен длясброса триггеров 18 и 13 (через элементИЛИ 23) после надежного завершения переХОДНЫХ ПРОЦЕССОВ ПО ВЫЧИСЛЕНИЮ С ПОСЛЕДней выбранной константой из блока 12,Третий элемент ИЛИ 23 предназначендля обнуления триггера 13 как сигналом системного сброса, так и сигналом с выходаэлемента 22 задержки.Группа. М элементов ИЛИ 24.1 - 24.Мпредназначена для приема сигналов результатов вычислений подконъюнкций со- провождения с М дополнительных входов28 и формирования сигнала с учетом разрядов метки с. выходов блока 17 и с учетомсостояния триггера 19. Если триггер 19 неустановлен, то на выходах всехэлементов24.1 - 24.М устанавливаются "1", т.е, результаты вычислений внешних подконъюнкций(подконъюнкций сопровождения) не учитываются. Если триггер 19 установлен, то навыходе элемента ИЛИ группй 24 устанавливается "1", если соответствующий разрядвыходов блока 17 (маски сопровождения)равен единице. Если разряд маски равеннулю, то на выходе элемента ИЛИ группы 24устанавливается "1", если соответСтвующийразряд входов 28 равей единице, т.е, даннаяподконъюнкция сопровождения равна единице.Входы адреса 25 предназначены дляприема части разрядов шины-адресавнешней микроЭВМ; необходимых длявозбуждения выходов 1.1, 1.2, 1.3 дешйфратора 1,Входы-выходы 26 данных предназначе ны для подключения шийы данных внешнеймикроЭВМ.Информационные входы 27 предназначены для приема дискретных сигналОв датчиков для вычислений булевых функций в устройстве.Дополнительные информационные входы 28 предназначены для приема результатов вычислений в других устройствах ввода, а такжедля непосредственного ввода инфор- .: мации в микроЭВМ без локальной обработчен для приема сигнала вывода данных с шины. управления микроЭВМ,Вход 31 разрешения предназначен для подключения выхода внешнего дешифрато 20 ра адреса устройство ввода-вывода, который дешифрует старшие разряды шины адреса.Выход 32 расширения предназначен для выдачи результатов вычислений во 25 внешние устройства ввода при построении многоразрядной структуры,Выход 33 тактового генератора предназначен для выдачи импульсов в другие устройства авода при построении многораз 30 рядной структуры Вход 34 внешнего тактового генератора предназначен для приема импульсов с других устройств ввода при построении многоразрядной структуры.Вход 35 системного сброса предназначен для приема сигнала системного сброса с шины управления микроЭВМ,Устройство работает следующим образом,35 40 1. Режим настройки В этом режиме происходит запись констант в блоки оперативной памяти 12, 17(см, фиг.1, 2), При этом внешняя микроЭВМ обращается к устройству как к порту вывода, причем часть старших адресных разрядо в (адресую щих и орты ввода-вы вода) дешифрируется на внешнем системном дешифраторе (так, как указано, например, на фиг,4) и возбуждается вход разрешения 31, младшая часть адресных разрядов шины 25 данных дешифрируется дешифратором 1,что приводит к возбуждению его выхода 1.1, Так как при этом активирован вход 30 управления (вывод в устройство вывода), то возбуждается выход элемента ИЛИ 8; а затем возбуждается выход элемента И 4, что приводит к возбуждению входа Е 1 шинного формирователя 2, который подключается к шине 26 данных внешней мик- роЭВМ в режиме передачи информации на 55 10 ки но части входов шинного формирователя 2.Первый вход 29 управления предназна-:чен для приема сигнала ввода данных с шины управления микроЭВМ.15 Второй вход 30 управления преназнасвои выходы (вход Е 2 направления передачи данных не активирован входом 29 ввода информации),Таким образом, на входах данных блоков 12, 17 устанавливается информация, вы водимая внешней микроЭВМ,Кроме того, возбуждается выход элемента И 5, так как возбужден выход 1.1 дешифратора 1 и вход управления 30, чта, всвою очередь, приводит к воэбужденйю вхада записи первого блока оперативной памяти 12, вход разрешения которой постоянно активираван, В блок 12 записывается первая константа; причем запись происходйт в нулевую ячейку, так как счетчик 15 в исходном состоянии обнулен по цепям, не указанным на фиг.1. По заднему фронту импульсы записи на выходе элемента И 5 через элемент ИЛИ 9 изменяют состояние счетчика 20 15, который адресует очередную ячейку памяти.:. В дальнейшем работа устройства праисходит аналогично - выводится А констант (с 1-й по А-ю на фиг.2), После завершения записи констант в блок 12 необходимообнулить счетчик 15. Это происходит при обращении па адресу, возбуждающему выход 1.2 дешифратора 1, в режиме вывода (возбуждается вход 30 управления). При этом активируется выход элемента И 6, абнуляются триггеры 18, 14 и счетчик 15, Устройст 30 во готово к записи констант во второй блокоперативной памяти 17.Запись констант в блок 17 происходитаналогично. описанному за исключением то 35 го, что внешняя микроЭВМ обращается к устройству по адресу, возбуждающему выход 1.3 дешифратора 1, поэтому при возбуждении входа 30 управления возбуждается выход элемента И 20, что приводит к возбуждению входа записи блока 17, а па за-:днему фронту этого сигнала через элемент ИЛИ 9 изменяется состояние счетчика 15. Таким образом, в блок 17 записывается второй массив констант, который можно назвать массивом сопровождения (длина его равна длине массива; записываемого в блок 12), константы которого определяют номер дополнительнога информационного входа, учитываемого при вычислении очередной конъюнкции. Если данный вход не учитывается на данном такте вычислений, то соответствующие константы сопроваждения должны иметь в этом разрядеединиверсным выходом триггера 19, обнуляемого системным сбросом по входу 35 (по первым входам элементов ИЛИ группы элементов ИЛИ 24,1-24,М), Однако при записи первой цу. Если сопровождение не нужна, та все 55дополнительные входы замаскированы ййже константы в блок 17 триггер 19 устанавливается импульсом с выхода элемента И 20и снимает сигнал маскирования,После записи массива констант в блок17(очередность записи в блоки 12, 17 можетбыть любой) обнуляется счетчик 15 аналогично описанному; подтверждается обнуленное состояние триггеров 14, 18, Входразрешения второго блока оператйвнойпамяти постоянна активирован, а необходймость его введения обусловлена стремлением увеличить возможную разрядность какосновной, так и дополнительной константы(константы сопровождения), Так, если О - разрядность шины данных, то разрядность основной й дополнительной константы = О.Таким образом, устройствоготово к вычислениям-: счетчик 5,трйггеры 18, 14, 13обнулены (триггер 13 сигналов системногасброса), в блоки 12, 17 записаны необходимые константы(в блок 17 - при необходимости).2. Вычисления без сопровождения,В этом режиме константы в блок 17 незаписываются и, соответственно, триггер 19обнулен (сигналом системнага сброса повходу 35). Поэтому устройство вычисляеттолько конъюнкции от дискретных сигналовна информационных входах 27, входы 28(дополнительные) не подключены, а на вторых входах группы элементов ИЛИ 24,1 -24,М установлены единицы с выходатриггера 19 (с инверсного выхода), поэтомуактивирован выход элемента И 21, которыйактивирует последний (В+2)-й вход элемента И 3, Следовательно, сигналы на дополнительных входах 28 (входах расширенияконъюнкций) не "мешают" работе устройства, которое в дальнейшем работает аналогично прототипу,Для инициирования вычислений внещняя микроЭВМ обращается к устройству поадресу, активирующему выход 1.2 дешифратора 1 в режиме ввода (активируется входуправления 29 - ввода), Поэтому активируется выход элемента И 7 и устанавливаетсятриггер 13, запускающий генератор 16, который начинает форсировать последовательность импульсов, Эти импульсыпроходят через элемент ИЛИ 9 и стробируют вычисления на элементе И 3 по (В+1)-мувходу, а задним фронтом этих импульсовизменяется состояние счетчика 15, адресующего блоки памяти 12, 17. Следует отметить, чта в этом режиме на вход 34 должнобыть подано напряжение "0" (как, например, указано на фиг.4). Вначале иэ блока 12па выходам 12,2 считана первая константа,настраивающая группу элементов И, И-НЕ10, 11 аналогично прототипу на вычислениепервой коньюнкции таким образом, что если К-й разряд входного дискретного сигнала 27.К входит в конъюнкцию с инверсией, то возбужден вход разрешения элемента 10.К, если без инверсии - вход разрешения 11,К, 5 если К-й разряд не входит в койьюнкцию, то входы разрешения элементов 10.К, 11,К не возбуждены и их обьединенные выходы находятся в высокоимпедансном состбянии, что воспринимается соответствующим 10 входом элемента И 3 как в ТТЛ логике - логической "1". Поэтому если коньюнкция покрывает дискретный сигнал на входах 27, то по стробу сигнала нэ выходе-элемейтэ ИЛИ 9 возбуждается выход элеимента И 3 и 15 устанавливается триггер 14, т.е. вычисляемая функция = 1. Состояние триггера 14 опрашивается внешней микроЭВМ -шинный формирователь 2 в этом случаенаходится в режиме передачи информации с 20 входов на выходы-входы 26 (активированы входы Е 2, Е 1, так как микроЭВМ активирует вход 29 и возбужден выход 1.1 дешифра-.тора 1), Если триггер 14 установлен, внешняя микроЭВМ, проанализировав ре зультат программно, переходит к дальнейшим действиям либо может разгрузить в устройство очередной массив констант для вычисления очередной функции,что производится аналогично описанному, Если ре зулътат вычислений нулевой (ни одна из конъюнкций не равна 1), то по выборке последней константы из блока 12 возбуждается ее выход 12.1, это свидетельствует о том, что константа - последняя, поэтому с задержкой, 35 определяемой элементом 22 задержки и необходимой для надежного завершения вычислений на элементе И 3 по последнему импульсу генератора, срабатывает трйггер 18, По состоянию триггера 18 внешняя мик роЭВМ убеждается в том, что вычисления закончены и результат нулевой.Опрос триггеров 18, 14 может быть осуществлен, например, следующей последо. вательностью команд: 45ЯСАК,й РОЯТ 1; ввод информации из . портаАМ 1 ф; маскирование всех битов, кроме первого1 Ю Р.1 И Я, переход по единичному значению функцииЮ РОЯТ 1; ввод информации с порта АМ 1 ф 2; маскирование всех битов, кроме второго2 ЯСАМ; возврат, если вычисление не 55законченоуЯЕТ; возврат в оСновную программу При необходимости ввода части дискретной информации без локал ьной обработки они вводятся аналогично с входов 28 и путем соответствующего маскирования выделяются. На фиг,1 этидополнительные сигналы с входов 28 поступают на входы 03 шинного формирователя 2,По окончании вычислений сигнал с выхода элемента 22 задержкй через элементИЛИ 23 обнуляет триггер 13 и генератор 16останавливается, Для пройзводства дальнейших вычислений необходимо программно обнулить счетчик 15, трйггеры 14, 18, это производится аналогично описаййому йривозбуждении выхода элемента И 6.После записи очередного мэссйва констант устройство готово к очередным вычислениям, которые производятся аналогично. Если в работе устройства предусматривает-. ся режим вычислений без сопровождения после описанного ниже режима с сопровождением, то необходимо организовать системный сброс с помощью дополнительного порта вывода с целью обеспечения периодического обнуления триггера 19 программно.3, Режим вычисления с сопровождением,В этом режиме при вычислении каждойконъюнкции учитывается информация на дополнительных информационных входах 28 (входах расширения коньюнкций). Триггер 19 установлен и с вторых входов группы . элементов ИЛИ 24;1-24,М снята "1", так как предполагается, что предварительно проведен режим записи и в оперативную память 17 записан массив констант сопровождения (дополнительных констант).После инициирования вычислений аналогично предыдущему режиму генератор 16 формирует последовательность импульсов, которая по выходу 33 поступает и на другие модули (основное устройство, в котором запущен тактовый генератор, будет ведущим; предполагается, что в ведомые модули загружены соответствующие массивы констант; модели могут быть соединены, например, так, как указано на фиг.4). С выхода блока 17 константа сопровождения поступает на группу элементов ИЛИ 24,1-24,М, причемесли даннйй К-й вход (К = 1,М) не анализируется в данный коньюнкции, то на соответствующий К-й элемент ИЛИ группы 24 с выходов блока 17 должна поступить "1", в противном случае - "0".На фиг,З показано, что замаскированы входы 28.1, 28,4 (эти входы не указаны на фиг,1) соответствующими выходами 17,1, 17.4 блока 17 (первой константой сопровождения), Первый импульс 33 поступает на входы 34 ведомых модулей, и по немув этих модулях происходят вычисления, аналогичные описайным в предыдущем разделе, в18175177217соответствии с записанными в них констзн- тельные) имеют 4 разряда (28,1, 28,2, 28.3,тами. В ведомых модулях все элементы ИЛИ 28,4).группы 24 замаскированы, однако возмог- На вход внешнего тактового генераторано построение пирамидальных структур, в 34 ведущего модуля(УВ 1) подан логическийкоторых ведбмые модули на одномурозйе 5 "ноль", 6 старших разрядов шины адресамогут быть ведущими для другого с тем иск-" дешифрируются внешним дешифраторомлючением, что формкирование импульса про- . микроЭВМ для подключения по входам Е 31Иэвбдится самым старшим модулем, соответствующего модуля УВ 1 - УВ 4 принаходящимся на вершине пирамиды. При настройке. Тзк, например, распределенияэтом частота идлительность импульсовсин адресного пространства портов ввода-выхройизацихи выбирается С учетом вбзмож- вода может иметь следующий видной скоростй переходных процессовв такойУВ 1 300 ввпирамиде.- " ;,:;:.,:.: :.,: ." УВ 2 200 авИтак, на фиг.З показано, что по первому:. УВ,З 100 ваимпульсу Свходов 28,2, 28.3 поступили им УВ 4 ОООввйульсы с ведомых устройств. Это означает,.,. При этом дешифратор дешифрирует. что птодкокнъюнкцтии, вытчисленные в:этих ус-: ;Шесть старших битов адреса, а два младшихтройствах (ведомых модуля), равныедйни (О - 3) дешифрируютСявнутри УВ 1 - УВ 4це; Сигналы о значении подконъюнкций .посредством анализа шины 25 адреса,поступают свыходов 32. ведомых модулей; 20При настройке каждое иэ устройств на-,Поэтому и на выходе злемейта И 21 форми-.:. страивается отдельно, кзк было описано вы- "руется импульс, говорящий о том, что всеше,внешние подконъюнкций рэвнты еДинице..При вычислениях инициируетСя толЬко. если к тому же и пбдконъюнкция, вычислен-:первый модуль (ведущий), в нем же форминая ведущим устройством от зйачеуний сиг руется результат, который анализируетсяналов на входах 27, будет равна единице, то внешним микроЭВМ при обращении толькона выходе элемента 3 возникает импульс к нему, По окончании вычиСлений произво(импульс на выходе элемента ИЛИ 9 пере-дится обнуление счетчика 15, триггеров 14,крываетСя с импульсами, прийедшими на18 аналогично описанному:в каждом модуледополнительные входы). Поэтому устано отдельно.вится триггер 14 и в дальнейшем устройствоКроме того, внешняя микроЭВМ можетР аботает аналогично описанному -про-"инициировать вычисления отдельно в кажграммно определяется состояние триггера дом модуле и анализировать результаты вы 14 и т.д, По заднему фронту импульса нз . числений даже при соединении их длявыходе элемента ИЛИ 9 изменяется состо вычисления мйогораэрядных функций,яние счетчика 15, считывается очередная":.П р и м е р.. константа, вновь анализируется состояйие" Пусть необходимо вычислить следуювходов 28, но так как триггер 14 уже установ-:":.щую булеву функциЮ:лен (фиг,З), то, если какая-то конъюнкция . а = х 1 х 2 хзх 4 х 5 хбхгхвхех 1 ох 11 х 12 хФс 14 х 15 х 1 вчбудет равна единйце, вновь подтвердится ус: хвх 12.тайовленное состояние триггера 14. После - : Тогда для четырехкразрядных модулейтого как будет считана последняя констзн- . необходимо их соединить так, как указанота, возбудится выход 12.1 блока 12, через на Фиг.4.элемент задержки 22 установится триггерКоличество конъюнкций - 2, поэтому в18 ивдальнейаемустройствоработаетанз каждый иэ модулей необходийо записатьлогично опйсанному в предыдущем разде-две константы.ле. ,Для УВ 1(фиг.4);В ведомых модтуввх такжеуотенвввивв-" 10)010)6060ются триггеры 14, если подконъюнкция т кото-12.2 12.1рую ой вычисляет, равна единице; анало 2)0000000011001гично после считывания последней кон- : . Для УВ 2;станты устанавливается триггер 18, 1) 10 10 1010 О 1 1 11Таким образом, для вычисления многО) ОО ОО 00 01 1 1 1 1 1разрядной булевой Функций необходимоДля УВ 3:особое соединение модулей;как, нзпример, 55 1) 10 10 10 10 0 1 1 1 1указано на фиг.4. Один модуль являетсяее- . 2) 00000000 1 11 11дущим, остальные - ведомыми. Нз фиг.4 . Для УВ 4:изображены модули, вычисляющиебулевые 1) 10 10 1010 0 1 1 1 1функции от 4-х аргументов (разрядность 00000000 1 11 111входов 27 = 4), входы расширения (дополни