Устройство для сопряжения двух эвм

)5 0 06 Р 13/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР М ОПИСАНИЕ ИЗОБРЕТЕНИЯ(56) Авторское свидетельство СССРМ 760076, кл. 0 06 Г 13/10, 09,06,78,Авторское свидетельство СССР3 Ф 1499360, кл, 6 06 Г 13/00, 29,12,87(54) УСТРОЙСТВО ДЛЯ СОПРЯЖДВУХ ЭВМ,:-Изобретение относится к устройствам вычислительной техники и может быть использовано в вычислительных многомашинных системах для сопряжения ЭВМ,Целью изобретения является повышение быстродействия за счет сокращения времени на программные операциипри записи и чтении информации в/из оперативной памяти,На фиг,1 приведена структурная схе устройства; на фиг,2 - временные диаграммы работы элементов устройства; на фиг.3 - коммутатор,Устройство содержит блок 1 приемников без управления (например, типа 559 ИП 2). коммутатор 2, блок 3 приемопередатчиков (например, типа 559 ИП 1 и 559 ИП 2), третий элемент И 4, блок 5 оперативной памяти (например, типа 537 РУ 9), элемент 6 сравнения, счетчик 7 адреса (например, серии 155 ИЕ 5, ИЕ 7 или аналогич(57) Изобретение относится к устройствам вычислительной техники и может быть использовано в вычислительных многомашинных системах для сопряжения ЭВМ. Цель изобретения - повышение быстродействия, за счет сокращения-времени на программ- ные операции при записи и чтении йнформации из оперативной памяти. Устройство содержит блок приемников, блок передатчиков, блок приемопередатчиков, счетчик адреса, блок оперативной памяти, коммутатор, элемент сравнения, элемент задержки, блок приемников без управления, девять элементов И, шесть триггеров, четыре элемента НЕ, два элемента И-НЕ, три элемента ИЛИ. 3 ил. ный), первый триггео 8, третий элемент НЕ 9, второй элемент И-НЕ 10, второй элемент НЕ 11, первый элемент И - НЕ 12, первый элемент НЕ 13, блок 14 приемников, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, второй триггер 16, второй элемент И 17, четвертый элемент И 18, пятый элемент И 19, первый элемент И 20, третий, четвертый, пятый и шестой триггеры 21 - 24, блок 25 передатчиков (например, типа 559 ИП 1), элемент 26 задержки, элемент ИЛИ 27, линию 28 сигнала "Вывод", линию 29 сигнала "Ввод", линию 30 сигнала "Запись", линию 31 сигнала "Чтение", линию 32 сигнала "Конец операции ЭВМ 1" группу ЗЗ линий адреса, группу 34 линий "Ус 1 ановка адреса", группу 35 линий "Данные вх", группу 36 линий "Данные вых", линию 37 сигнала "ТРББ", линию 38 сигнала "Запр. Б", линию 39 сигнала "ТРБ,А", линию 40 сигнала "Запр,А", линию 41 сигнала "Конец операции ЭВМ 2",линию 42 сигнала "Строб адр.", линию 43сигнала "С 5", линию 44 сигнала "В//В", шину 45 данных, линию 46 сигнала "Адрес ",На фиг,2 обозначения позиций соответствуют номерам линий на фиг,4.Нэ фиг.З обозначены магистральныеприемники 47, 48, элементы И 49-52, элементы ИЛИ 53, 54, элемент НЕ 55,Работу устройства рассмотрим на примере обмена массивами информации междуконтроллером И 23.858.383 из состава первой ЭВМ типа "Электроника" и спецпроцессором второй ЭВМ, подключаемым кмагистрали устройства, При этом группувходов 35 подключают к выходным информационным линиям контроллера И 2, группувыходов 36 - к входным информационнымлиниям контроллера И 2, вход 32 - к выходуразряда РСОО регистра состояния контроллера, вход 28 - к линии "Вывод данных",вход 29 - к линии "Ввод данных", выходы 37и 39 - к линиям соответственно "Требование Б ВУ" и "Требование А ВУ" контроллераИ 2. Группу входов 33 магистрали устройства подключают к адресным линиям, а входы42 и 41 - к управляющим выходам спецпроцессора,Входы Я всех триггеров соединяют спотенциалом "Лог,1", группу входов-выходов 45 - к информационным цепям магистрали 26,Линии 38 и 40 подключают к входамзапросов прерывания спецпроцессора второй ЭВМ. Информационный вход О триггера 16 соединяют с потенциалом "Лог.1" (+5 Вчерез резистор 1 Ком).Послевключения питания спецпроцес сор формирует сигнал "Установка", которыйпоступает на,входы установки в ноль (й)триггеров 8, 16, 21 - 24 и счетчика 7 и устанавливает их в нулевое состояние (линииустановки на Фиг.1 не показаны). При этомна выходах 0 триггеров 8, 16, 21-24 и группелиний О счетчика 7 установятся сигналынизкого уровня,Первая и вторая ЭВМ перед началомобмена устанавливают сигналы разрешения прерывания, в первой ЭВМ устанавливаются в регистре состояний контроллераИ 2 разряды РСО 5 и. РС 06, во второй ЭВМустанавливаются разрешающие сигналы всхеме обработки прерываний.Устройство работает в четырех режимах: запись массива информации спецпроцессором, ввод массива информацииконтроллером 1, вывод массива информации контроллером И 2, чтение массива информации спецпроцвссором.Запись массива информации спецпроцессором.10 20 30 элемента ИСКЛЮ 4 АЮЩЕЕ ИЛИ 15, разре 35 шающий прохождение информации через блок приемопередатчиков 3, при этом низ 40 45 50 55 Спецпроцессор ЭВМ 2 устанавливает на линиях 22 магистрали адрес устройства. Адрес поступает с магистрали по шине ЗЗ на входы блока приемников 1, использующего для согласования входных сигналов магистрапи, С выходов блока приемников сигналы адреса (см, фиг.2, поэ.33-45) поступают на первую группу входов элемента 6 сравнения, где сравниваются с группой сигналов, установленных на входах 34. При равенстве сигналов нэ выходе элемента 6 сравнения формируется сигнал высокого уровня, который поступает на информационный вход О триггера 8, Затем с задержкой относительно адресных сигналов спецпроцессор формирует импульсный сигнал низкого уровня по входу 42, (см, фиг,2, поз,42), при этом на выходе блока приемников 1 без управления появляется сигнал высокого уровня, осуществляющий установку триггера 8 в единичное состояние, при этом на выходе 0 триггера 8 появится потенциал высокого уровня, который, поступая на управляющий вход коммутатора 2, разрешит прохождение сигналов с входов 30 и 31 магистрали устройствэ.На выходах коммутатора 2 находятся сигналы высокого уровня, которые определяют высокие (неактивные) уровни сигналов на входах СЯ и Я/К блока памяти 5. На выходах элементов И 17, 20 присутствуют низкие уровни сигналов, которые определяют низкий уровень сигнала на выходе кий уоовень сигнала на выходе элемента НЕ 13 определяет направление поступления информации от линии 45 магистрали к блоку памяти, После окончания сигнала по входу 42 спецпроцессор снимает сигналы адреса с входом 33 и устанавливает на входах-выходах 45 первое слово массива данных, Затем с задержкой на время распространения информации с входов-выходов 45 до входов-выходов О блока 5 спецпроцессор формирует сигнал низкого уровня на входе 30(см, фиг.2, поз,30 при т = т 1), При этом на выходе "1" коммутатора 2 формируются импульсы сигнала низкого уровня, который, поступая через элемент И 4, обеспечивает на входе выборки СЯ блока 5 памяти сигнал низкого уровня (см. Фиг.2, поз,43 при т = 11). Кроме того, сигнал низкого уровня с первого выхода коммутатора 2, поступая через элемент НЕ 11 высоким уровнем на вход С триггера 16, переведет триггер 16 в единичное состояние, при котором на выходе 0 появится потенциал высокого уровня, Сигнал высокого уровня с выхода элемента НЕ11 "поступит через элемент задержки 26(имеющий Лт задержкиЛ срабатываниятриггера 16) на вход элемента И-НЕ 12. Приэтом на выходе элемента И-НЕ 12 появитсясигнал низкого уровня,обеспечивая сигнал 5записи на входе М//В блока 5 памяти (см.фиг,2, поз,44 при т = 11) и запись первогоинформационного слова с магистрали 45 вблок 5 по нулевому адресу,При исчезновении импульсного сигнала 10(окончание записи) нз входе 30 его заднийположительный фронт осуществляет увели-чение содержимого счетчика 7 на единицу,обеспечивая подготовку адреса следующейячейки памяти. Затем спецпроцессор помещает на входы-выходы 45 следующее словомассива дэнйых и формирует второй им-.пульсный сигнал на входе 30, т,е, записьследующего слова осуществляется без операции загрузки адреса, только за счет прйращения значения адреса в предыдущемцикле. Процессы записи последующих информационных слов осуществляются аналогичным. образом,По окончании записи информации 25спецпроцессор формирует импульсный сигнал низкого уровня по входу 41 (фиг.2,поэ.41 при 1 = 12), который проходит черезблок приемников и обеспечивает сигнал высокого уровня нэ выходе элемента И-НЕ 10. 30Этот сигнал проходит через элемент И 19 и,поступая на вход С триггера 23, устанавливает его в единичное состояние, формируясигнал "ТРБ, А" на выходе 39 (см. фиг.2,поэ.39 при 1 = т 2). Этот сигнал поступает на 35вход "Требование А ВУ" контроллера И 2,активизирует линию "ЗПР", и в процессорЭВМ передается адрес вектора 300, ПерваяЭВМ интерпретирует этот адрес кэк готовность данных от второй ЭВМ для ввода и 40переходит на подпрограмму ввода информации,. Ввод информации контроллером И 2,Контроллер И 2 осуществляет ввод информации в первую ЭВМ иэ блока 5 памятиследующим образом, Устанавливают навходе 29 активный низкий уровень сигнала(см. фиг.2, поз,29 при т = тз), Этот сигналформирует на выходе элемента И 52 низкий 50уровень сигнала, который поступает черезэлемент ИЛИ 54 на выход " - 1" коммутатора2 (см, фиг,3). При этом на входе элемента НЕ55 находится низкий уровень сигнала с выхода 0 триггера 8, так как при наличии на 55входе О триггера 8 низкого уровня сигнала(неравенство адресов) первый из стробов полинии 42 (при обращении спецпроцессора кдругим ВУ) переведет триггер 8 в нулевоесостояние,Сигнал низкого уровня с выхода ".1" коммутатора 2, поступая на вход элемента И 4, обеспечит на его выходе низкий уро вень сигнала СЯ (см. фиг,2, поз.43 при стз), Одновременно сигнал с выхода коммутато ра, поступая на вход Й триггера 16, переведет его в нулевое состояние и обеспечит нэ выходе элемента И-НЕ 12 сигнал высокого уровня, осуществляющий чтение информа.ции из блока 5 памяти по адресу йоследней заполненной информацией ячейки (см, фиг,2, поз,44 при й = тз),В то же время высокий уровень сигнала . на выходе элемента НЕ 13 совместно с потенциалом высокого уровня на выходах 0 триггеров 8 и 16 обеспечит высокий уровень сигнала на выходе элемента И 20, разрешающий прохождение информации через блок передатчиков 25 в шийу 36(см, фиг.2, поз,36 при т = тз), и формирующий высокий уровень сигнала навыходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15., запрещающий работу блока и риемо передатчиков 3, Контроллер и ринимэет информацию с шины 36 и затем снимает сигнал с входа 29, При этом задний фронт сигнала на входе "-1" счетчика 7 обеспечивает уменьшейие его содержимого на единицу. Считывание следующих информационных слов осуществляется циклической подачей сигналов по входу 29. По окончании чтения информации при обнулении счетчика адреса. на выходе элемента ИЛИ 27 формируется сигнал низкого уровня (см. фиг,2, поз.46 при с = т 4), Этот сигнал поступает через элемейт НЕ 9 и элемент И 18 на вход С триггера 21 и устанавливает его в единичное состоянйе (см. фиг,2, поз.37 при т = т 4), формируя сигнал ТРБ.Б". При этом низкий уровень сигнала с выхода 0 триггера 21, поступая на вход В триггера 39, установит его в начальное нулевое состояние (см. фиг,2, поз.39 прис= т 4), Первая ЭВМ интерпретирует сигнал "ТРБ;Б" как окончание ввода информации от второй ЭВМ и переходит на подпрограмму вывода информации,Вывод массива информации контроллером И 2.Контроллер И 2 осуществляет вывод информации иэ первой ЭВМ в блок 5 памяти следующим образом: устанавливает на шине 35 первое слово массива данных и формирует на входе 28 сигнал низкого уровня (см. фиг.2, поз,35, и 28 прит=ь). Этотсигнал с выхода "+1" коммутатора 2, поступая на вход элемента И 4, формирует на его выходе сигнал. выборки "СЗ" (см. фиг,2, поз.43 при т = т), При этом на выходе элемента НЕ 11 формируется сигнал высокого уровня, который переводит триггер 16 в единичное5 10 15 20 25 30 35 40 45 50 55 состояние, при котором на выходе элементаИ 17 формируется сигнал высокого уровня.разрешающий прохождение информациичерез блок приемников 14 на входы О блока5 памяти, Одновременнр сигнал с выходаэлемента НЕ 11 поступает через элементзадержки 26 (с Ьт задержкиЛ 1 срабатывания триггера+ Л 1 срабатывания элементов И 17 и блока приемников 14) на входэлемента И-НЕ 12, формируя на входе Ю/Вблока 5 памяти сигнал низкого уровня, организующий запись информации с входов О вячейку памяти по нулевому адресу(так каксчетчик адреса находится в нулевом состоянии послеоперации ввода информации, см,фиг,2, поэ,44 при 1= 15),При исчезновении импульсного сигнала(окончание записи) на входе 28 его заднийположительный фронт осуществляет увеличение содержимого счетчика 7 на единицу.обеспечивая подготовку адреса следующейячейки памяти. Затем контроллер помещаетна шину 35 следующее слово массива данных и формирует второй импульсный сигнална входе 28, т,е, запись следующего словаосуществляется в ячейку, адрес которой установлен в предыдущем цикле, Процессызаписи последующих информационныхслов осуществляются аналогичным образом.По окончании записи информации контроллер формирует импульсный сигнал низкого уровня по входу 32 (см. фиг,2, поз.32 при1 = 1 в), который поступает на вход элементаИ - НЕ 10 и формирует на его выходесигналвысокого уровня, который проходит черезэлемент И 19 и устанавливает триггер 24 вединичное состояние, при котором на выходе 40 формируется сигнал высокого уровня"ЗАПР.А" (см, фиг.2, поз,40 при 1 = тв), атриггер 21 возвращается в исходное нулевое состояние (см, фиг.2, поз,37 при= 16).Сигнал "ЗАПР.А" поступает на вход запроса прерывания второй ЭВМ и она переходит на подпрограмму чтения информациииэ блока 5 памяти.Чтение массива информации спецпроцеасором.Чтение информации спецпроцессоромосуществляется следующим образом. Реа лизуется адресный цикл аналогично операции записи. Триггер 8 устанавливается вединичное состояние,После окончания сигнала по входу 42спецпроцессор снимает сигналы адреса свходов 33 и устанавливает на входе 31 сигнал низкого уровня (см, фиг,2, поз.31 при. т" 17), при этом на выходе " - 1" коммутатора 2 формируется сигнал низкого уровня,который, поступая через элемент И 4, обеспечивает на входе выборки СЯ блока 5 памяти сигнал низкого уровня (см, фиг,2, поз,43 при 1 = 17). Одновременно сигнал с выхода коммутатора, поступая на вход й триггера 16, переводит его в нулевое состояние и обеспечивает на выходе элемента И-НЕ 12 сигнал высокого уровня, осуществляющий чтение информации из блока 5 памяти по адресу последней заполненной информацией ячейки (см. фиг.2, поз,44 при 1=17),В то же время высокий уровень сигнала на выходе элемента НЕ 13 обеспечивает на- . правление передачи информации через блок приемопередатчиков 3 на группу линий 45 магистрали устройства, а потенциалы низкого уровня на выходах элементов И 20 и 17 (эа счет потенциалов низкого уровня на выходах 0 и 0 триггеров 8 и 16) обеспечивают низкий уровень сигнала на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15. разрешающий ра 5 оту блока приемопередатчиков 3.Спецпроцессор принимает информацию с магистрали второй ЭВМ и затем снимает сигнал с входа 31. При этом заднийфронтсигнала на входе"-1" счетчика 7 обеспечивает уменьшение его содержимого наединицу,Считывание следующих информационных слов осуществляется циклической подачей сигналов по входу 31,По окончании чтения информации при нулевом адресе на выходе счетчика 7 на выходе элемента ИЛИ 27 формируется сигнал низкого уровня (см, фиг.2. поз,46 прис= =тв), Этот сигнал поступает через элемент. НЕ 9 и элемент И 18 на вход С триггера 22 и устанавливает его в единичное состояние(см. фиг,2, поз,38 при 1 = тв), формируя сигнал "ЗАПР,Б". При этом низкий уровень сигнала с выхода 0 триггера 22, поступая на вход Я триггера 24, установит его в начальное нулевое состояние (см. фиг.2, поэ.40 при т = тв). Вторая ЭВМ интерпретирует сигнал "ЗАПР,Б" как окончание чтения информации от первой ЭВМ и переходит на подпрограмму записи информации в блок оперативной памяти.Формула изобретенияУстройство для сопряжения двух ЭВМ, содержащее блок приемников, блок передатчиков, блок приемопередатчиков, счетчик адреса, блок оперативной памяти, коммутатор. триггер, два элемента И, два: элемента И - НЕ, два элемента КЕ, причем группа информационных входов блока приемников и группа информационных выходов блока передатчиков образуют группывходов и выходов устройства для подключения соответственно к группам информационных входов и выходов первой ЭВМ,первая группа информационных входов-выходов блока приемопередатчиков образует 5группу входов-выходов устройства для под-,ключения.к группе информационных входов-выходов второй ЭВМ, первый и второйинформационные входы коммутатора являются входами устройства для подключения 10соответственно к выходам вывода и вводапервой ЭВМ, третий и четвертый информационные входы коммутатора являются входами устройства для подключениясоответственно к выходам записи и чтения 15второй ЭВМ, прямой выход первого триггера соединен с управляющим входом коммутатора, вход направления обмена блокаприемопередатчиков - с выходом первогоэлемента НЕ и с первым входом первого 20элемента И, выход которого соединен с разрешающим входом блока передатчиков,группа информационных входов которогосоединена с группой информационных выходов блока приемников, с второй группой 25информационных входов-выходов блокаприемопередатчиков, с группой информационных входов-выходов блока оперативной памяти, вход записи-чтения которогосоединен с выходом первого элемента ИНЕ, вход второго элемента НЕ. - с первыминформационным выходом коммутатора,группа адресных входов блока оперативнойпамяти соединена с группой выходов счетчика адреса, разрешающий вход блока приемников - с выходом второго элемента И,первый вход которого соединен с входомпервого элемента НЕ, с вторым информационным выхОдом коммутатора, инверсныйвыход первого триггера - с вторыми входами первого и второго элементов И, о т л ич а ю щ е е с я тем, что, с целью повышениябыстродействия, в устройство введеныблок приемников без управления, элементсравнения; элемент задержки, три элемента И,.элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, элемент ИЛИ и пять триггеров,причем первый и второй управляющие вхо-ды и группа адресных входов блока приемников без управления образуют входы и 50группу входов устройства для подключениясоответственно к управляющим выходам игруппе адресных, выходов второй ЭВМ,группа выходов блока приемников беэ управления соединена с первой группой входов элемента сравнения, вторая группавходов которого является группой входовустройства для установки адреса устройства, первый выход блока приемников безуправления соединен с входом синхронизации первого триггера, информационный вход которого соединен с выходом элемента сравнения, второй выход блока приемников без управления соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом элемента ИЛИ и входом третьего элемента НЕ, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с третьим входом первого элемента И и с инверсным выходом второго триггера,первый выход коммутатора соединен с входом увеличения счетчика адреса, с первым входом четвертого элемента И, выходкоторого соединен свходом выборки блока оперативной памяти, третий вход второго элемента И - НЕ является входомустройства для подключения к стробирующему выходу первой ЭВМ, выход второго элемента И-НЕ соединен с первым входом пятого элемента И, второй вход которого соединен с прямым выходом второго триггера, с первым входом первого элемента И - НЕ, с третьим входом второго элемента И, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход - с разрешающим входом блока приемопередатчиков, второй вход четвертого элемента И соединен с вторым выходом коммутатора, с входом уменьшения счетчика адреса и с входом установки в "0" второго триггера, выход второго элемента НЕ соединен с входом синхронизации второго триггера и с входом элемента задержки, выход которого соединен с вторым входом первого элемента И-НЕ, выход третьего элемента И соединен с входами синхронизации третьего и четвертого триггеров, информационный вход последнего соединен с прямым выходом первого триггера и с информационнымвходом пятого триггера, вход синхронизации которого соединен с выходом пятого элемента И и с входом синхронизации шестого триггера, информационный вход которого соединен с инверсным выходом первого триггера и с информационным входом третьего триггера, прямой выход которого является первым выходом устройства для подключения к входу первого запросапрерывания первой ЭВМ, инверсный вход третьего триггера соединен-с входом установки в "О" пятого триггера, инверсный выход которого соединен с входом установки в "0" четвертого триггера, инверсный выход которого соединен с входом установки в "О" шестого триггера, инверсный выход которого соединен с входом установки в "О" третьего триггера, прямой выход пятого триггера является вторым выходом устройства для подключения к входу второго запроса прерывания первой ЭВМ, нулевые выходы четвертого и шестого триггеров являются соответственно третьим и четвертым выходами устройства для подключения к входу первого и второго запросов прерывания второй ЭВМ, группа входов элемента ИЛИ соединена с группой выходов счетчика 5 адреса,1751771 Редак кина Заказ 2693 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5 Производственно-издатель М Зц 37 28 Составитель А,.ГрошевТехред М.Моргентал Корректор Л.Фил омбинат "Патент", г. Ужгород. ул, Гагарина, 101