Устройство для вычисления параметров сеток для решения разностных уравнений

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИН 13(19) 1)4 С 06 Р 15/31 ;7,фу " НИ СТВ НИЯ ПАРА- АЗНОСТНЫХ 46 71ся к цифроке и может Изобретение отн вычислительной т 72) быть использ метров множе ношении к ис уравнений ма изобретения вия устройст н 92 Рель достидержиния с первого ппервого по трипервого по четс первого поилРиф ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ПИСАНИЕ ИЗОБ Н АВТОРСКОМУ С 4111574/24-2411.09.8630.07.88. Бол. 9 28Рижский политехнический инстим. А.Я. ПельшеФ.П. Звиргздиньш, А.П. СпалЯ.Я. Шланген и Р.А. Янбицкий 681.3250888)Авторское свидетельство СССР 667, кл. С 06 Р 15/32, 199. манцов В.П. Гибридные вычисли-. ые машины и комплексы. - Вып.8. - 1985; рис.2. 4)УСТРОЙСТВО ДЛЯ ВЫЧИТРОВ СЕТОК Д,ПЯ РЕШЕНИЯАВНЕНИИ7)ос овано для расчета параства грубых сеток в отходной сетке при решении тематической физики. Цел - повышение быстродейства. Поставленная цель тем, что устройство сои и второй блоки управлео седьмой регистры надцатый сумматоры, ырнадцатый умножитечетвертый делители, 14136421413 б 42 ьр.гу вр гу оставитель В, Смирн ехред Л, Олийнык К ректор М Пожо Ред ктор Л чолинская каз 3787/ Тираж 70 Подписное ВПИИПИ Государственного комитета СССР по делам изобретений и открьтий 13035, Москва, Ж, Раушская наб., д. 4/зей (Й)(1, (д )1 на 45 по сравнениюс результатом предыдущей редукции,Эта особенность учитывается при органиэации хранения и поиска данныхв памяти устройства при построениигрубых сеток, Для двух массивов(д)(я), (д )(я 1 я-й редукции необходимо выделить дополнительное полепамяти, при этом для запоминания 10величин а 1, ЬФ, (ак)ь)9 (а )3 используют ячейки памяти массивов предыдущей редукции ав.ц, Ъ.1 Их) м)(Й,)(я.,1 соответственно, Конечный результат в этих ячейках памяти будетсформирован после исключения всехсмежных черных (белых) узлов в даниной редукции, При такой органиэациихранения данных в предельном случаередукции (я=1=1 о 8 И) необходимо20=0(8 И) ячеек памяти,Перед началом работы в узлы 97и 118 памяти команд записывается управляющая информация. в зависимостиот режима работы устройства. В регистр 5 записывается код номера текущей редукции я, в регистр 6 - кодадреса х,1-го узла сеточной области,в регистр 7 - код адреса узлов гра -ничных строк и столбцов сеточнойобласти, а в регистр 142 - код конечного адреса занятых ячеек узлов 126,127, 128 и 129 оперативной памяти,Все остальные регистры устройства устанавливаются в исходное состояние,Выбирается режим записи данных35исходной задачи в узлы 103,104 и вузлы 126-129 оперативной памяти,По нулевому адресу, поступающемус выхода регистра 6 зверея мультиплексор 98, сумматор 100 и мультиплексор 101 на входы узлов 103 ии 104 оперативной памяти, в их нулевые ячейки записывается нулевая инФормация, поступающая на их другие 45входы с шины 42 данных через информационные входы мультиплексора 105.По нулевому адресу, поступающему свыхода регистра 6 через мультиплексор 119,сумматор 120,сумматор 122 имультиплексор 125 на первые входы узлов126-129 памяти, в их нулевые ячейки записывается нулевая информация, поступающая на их вторые входы с шины42 данных через информационные входымультиплексора 130. Затем на первый55вход узла 97 памяти команд поступаеткод режима записи массива параметрова и с его четвертого выхода на вход узла 103 оперативной памяти поступает сигнал записи, По содержимому регистра 6 выбирается первая ячейкаи в нее с шины 42 данных по тактовому сигналу записывается информация,Содержимое регистра 6 наращиваетсяна единицу, выбирается вторая ячейказаписывается следующая информация ипроцесс записи массива параметров вузел 103 оперативной памяти продолжается до полной загрузки массивапараметров а, Затем сигнал записипоступает на вход узла 104 оперативной памяти, в который записываетсямассив параметров Ъ, После окончаниязаписи массивов параметров а,Ь в узлы 103 и 104, на вход узла 118 памяти команд поступает код записи массивов параметров ах, а, д х и йв узлы 126-129 оперативной памяти соответственно. Иассивы параметров записываются, как быпо описано выше. После ввода в узлы 103, 104 и 126-129оперативной памяти массивов параметров а, Ь ах 1 аиду Лк и а устройство готово выполнять алгоритм первойредукции я=1 исходной сеточной области.Рассмотрим вариант редукции, ког-да при я=1 и я=2 исключаются черные узлы, Примем индексацию а( а(.11для нечетной и четной кратностй редукций я вместо (К; ). Направлениеобхода исключаемых узлов сеточнойобласти - слева направо, сверхувниз. В каждом машинном такте устройство рассчитывает все параметры, воэникающие в результате исключения(д,1)-го узла, Работу при я=1 и я 2рассмотрим в два этапа: этап чтенияпараметров из узлов оперативной памяти и расчета параметров и этап записи результатов в узел оперативнойпамяти,В регистр 4 записывается код кон-,станты адреса соседних узлов. Устанавливается я=1 в пятом регистре 5и режим параллельного чтения информации из узлов 103, 104 и 126-129оперативной памяти, По тактовомусигналу с выхода регистра 6 на первыевходы мультиплексоров 98 и 1 19 блоков 1 и 2 управления соответственнопоступает код адреса ,1-й узловойточки сеточной области. С выхода мультиплексора 98 код адреса А ,1 поступает на первый вход сумматора 100,на втором входе которого действует1413 642 5нулевой код константы адреса сосецнихузлов, С выхода сумматора 100 суммарный код адреса поступает на первыйвход мультиплексора 101 и на первый5вход узла 102 сравнения, на второмвходе которого действует код адресаузлов граничньх столбцов и строк свыхода регистра 7. Результат сравнения Ац=з.=Очи =Оч 1,р 3 Ч 3 (где 1.,3 г- код адреса граничных строки истолбца) поступает на вход управления мультиплексора 101. Если А =О,то с выхода второго мультиплексора101 суммарный код адреса А(; г поступает на входы узлов 103 и 104 памя -ти, Если А Ф О, то на входы узлов103 и 104 поступает нупевой адрес. Свыхода мультиплексора 119 код адресаА ( г) поступает на первый вход сумматора 120, на втором входе которогодействует код константы адреса сосед- .них узлов. С выхода сумматора 120суммарный код адреса поступает на первый вход сумматора 122 и на 1 ервыйвход узла 121 сравнения, на второмвходе которого действует код адресаузлов граничных столбцов и строк свыхода регистра 7. Результат сравнения поступает на вход управления 30мультиплексора 125, На второй входсумматора 122 поступает нулевая константа с выхода мультиплексора 123.С выхода сумматора 122 код адреса А(,.111через восьмой мультиплексор 125 пос 35тупает на входы узлов 126-129,С выхода узла 97 памяти командна входы регистров 106 и 111 и с выхода узла 118 памяти команд на входырегистров 131 и 133 поступает сигналразрешения записи. По тактовому сигналу из выбранных по адресу А (;,11ячеек узлов 103, 104 и 126-129 записывают в регистр 106 параметр (а "г) С.1в регистр 111 - параметр (Ь) В1в регистр 131 - параметр (а, )(.,г,в регистр 133 параметр (аг ) 1Содержимое регистра 4 увеличиваетсяна единицу, С выходов узлов 97 и 118памяти команд на вторые входы сумматоров 100 и 120 соответственно посту 50лают коды констант адресов соседних узлов (О, с) и (-с, 0), которыесуммируются в сумматорах с кодомадреса х,3-го узла. По суммарнымкодам адресов с выходов сумматора55100 и с умматора 120 выбирают очер едные ячейки узлов 103 и 104 оператив-ной памяти узлов 127 и 9 оперативной памяти как было описано выше,При поступлении сигнала записи навходы регистров 10, 112, 134 и 138по тактовому сигналу из выбранныхячеек 103, 104, 127 и 129 оперативнойпамяти записывают в регистр 107 параметр (а 1" ) .,в регистр 112 - па 1 г 1 сраметр (Ь ,) (р-г, в регистр 134-С,параметр (а 1) .,г, в регистр 138 параметр ( г ) .г, К содержимомурегистра 4 добавляют единицу и на вто.рые входы сумматоров 100 и 120 поступают коды констант адресов соседнихузлов (С,О) и (О, - С) и по следующимадресам записывают в регистр 108параметр (а," )5-1 ., в регистр 1131+1 1параметр (Ь )(-1 в регистр 132 параметр (а,",г )(з.г, в регистр 136параметр (с )( г и в регистр 137, 1,г-спараметр ().гЗатем вновь к .содержимому четвертого регистра 4 добавляют единицу, выбирают код константы (-СО) и (С,О) и в регистр 116 записывают параметр (а г ).г, в регистр 115 - параметр (Ь) .г, врегистр 135 - параметр (г).,г.По первому системному такту в рабочий моменткод адреса ,г-го узласеточной области записывается в стековые регистры 99 и 124. С узла 118 памяти команд на управляющие входы коммутаторов 139 и 140 поступает сигнал,подключая информационные входы мультиплексора 139 к его выходу и информационные входы коммутатора 140 к еговыходу.По сигналу считывания содержимое регистров 106-108, 110-113 и 115 поступает по шине 43 данных на входы регистра 3, содержимое регистров 131138 через коммутаторы 139 и 140 по шине 43 данных поступает на входы регистра 3, По первому тактовому сигналу информацию, поступившую по шине 43 данных, записывают в регистр 3, Кроме того, информация по шине 43 данных поступает в сумматор 15. По второму системному такту содержимое регистра 3 переписывают в регистр 8, Суммарный код с выхода сумматора 15 поступает на первые входы делителей 37-40,на вторые входы которых поступает информация с регистра 3. С выхода делителя 37 результат деления поступает на первые входы умножителей 28-31, С вьхода делителя 38 результат деления поступает на первые входы умножителей 32-35, С выхода делителя 39результат деления поступает на первыевходы умножителей 23-25, С выхода делителя 40 результат деления поступаетна первые входы умножителей 26,27 и36, С выходов регистра 8 информацияпоступает с первого выхода на второйвход умножителя 30, с второго выходана вторые входы умножителей 32 и 31,с третьего выхода на второй вход умно 10жителя 38, с четвертого выхода на вто.рые входы умножителей 23 и 25, с пятого выхода на вход умножителей 25,27,30 и 34 с девятого выхода на вторыевходы умножителей 24,26,29 и 33.По третьему системному такту содержимое регистра 4 увеличивается на единицу, выбирается код константы (О,-С)и в регистр 109 записывается параметр(Ь )з.0 и с выходов регистров109 и 114 информация шины 44 данныхпоступает на первые входы сумматоров12 и 13 соответственно, С выходов регистра 8.информация записывается в 25,регистр 9. Информация с выходов регистра 9 поступает на первые входы соответственно сумматоров 19, 22, 18,21,17,20 и 16, Информация с выходов третьего регистра 9 поступает по шине 43 30данных на вторые входы мультиплексоров 116,117 и 141 и с их выходов пошине 44 данных на первые входы сумматоров 14, 13 и 10 соответственно. Навторые входы сумматоров 10-22 поступает информация с выходов умножителей3523-27, 36,28, 2"., 30, 32-34 соответственно, Сформированные на выходахсумматоров 10-14, 16-22 и на выходах умножителей 31 и 35 параметрытекущей укрупненной сеточной областинечетной редукции по шине 45 данныхпоступают на соответствующие входыкоммутаторов 105 и 130,Затем производят запись результатов расчета в блоки 1 и 2, По шине4 1 управления код режима поступает напервые .входы узлов 97 и 118 памятикоманд, на вторые входы которых свыхода регистра 4 поступает код кон 50станты (О,-С) . По сигналу с первыхвыходов узлов 97 и 118 мультиплексоры 98 и 119 подключают выходы стеков99 и 124 к первым входам сумматоров100 и 120 соответственно, на вторыевходы которых с вторых выходов узлов97 и 118 поступает код константы(О,-С), где суммируются с кодом адреса ,1-го узла, Палее Формирование кодов адреса узлов 103, 104, 126-129оперативной памяти осуществляется,как было описано вьппе, По сигналу стретьих выходов первого и второгоузлов 97 и 118 памяти команд мультиплексоры 105 и 130 выбирают источники информации с шины 45 данных, Повыбранному адресу в узлы 103 и 104оперативной памяти через мультиплексор 105 с шины 45 данных записываются параметры (а 1 ) з 1 и (д ф )1соответственно, в узлы 128 и 129оперативной памяти через мультиплексор 130 - параметры (а )и( ) К содержимому регистра4 добавляется единица и Формируетсякод адреса с константой (С,О). Поэтому адресу записываются параметрыв узел 103 оперативной памяти(а " ) в 1, в узел 104 оперативнойпамяти (Ъ 1) ь 1 и в узел 126 оперативной памяти (а ) , В регистр4 добавляется единица и Формируетсякод адреса с константой (-С,О), покоторому записываются параметры вузел 103 оперативной памяти (а)1,в узел 104 оперативной памяти(Ь)з и в узел 127 оперативнойпамяти (я) . Затем формируетсякод адреса с константой (О,С) и вузел 103 оперативной памяти записывается параметр (а"1 ) 1, в узел104 оперативной памяти - параметр(Ь" 1 )у. При формировании кодаадреса узлов 126 и 127 оперативнойпамяти для записи массива параметровЙи дпо сигналу с шестого выходаузла 118 памяти команд через мультиплексор 123 с выхода регистра 142код адреса конечной занятой ячейкиузлов 126 и 127 оперативной памятипоступает на второй вход сумматора122, на первом входе которого действует суммарный код адреса 1,1-го уэ"ла и код константы (О,-С) . С выходасумматора 122 код адреса поступаетна первый вход узла 126 оперативнойпамяти, в него записывается параметрИ) 1. Содержимое регистра 4увеличивается на единицу, и, как было описано, формируется код адресас константой (-С,О), поступающий напервый вход узла 127 оперативной памятив него записывается параметрИ")( ,После завершения нечетной редукции в узлах 103 и 104 оперативной па"мяти хранятся массивы а .1 и Ь(з ц ос.(сну) 1 у основной и (а)и (а) (рвспомогательной сеток.В режиме четнои редукции формирование кодов адреса ячеек узлов 103 и 104 оперативной памяти в режимезаписи массива параметров а и Ь совпадает с формированием кодов адреса в режиме нечетной редукции, отличаются только коды констант, считываемые с второго выхода узла 97 памяти команд. С выхода регистра 5 на входы управления мультиплексоров 116 и 117 поступает сигнал, по которому выходы ре-. гистров 110 и 115 подключают к шине144 данных. При Формировании кодов адреса ячеек узлов 126-129 оперативной памяти по сигналу с шестого выхода уз-. ла 118 памяти команд 105 содержимое регистра 142 через мультиплексор 123 поступает на вход сумматора 122 и далее, По сигналу с пятого выхода узла 118 памяти команд информационные входы коммута.ори 139 .подключаются к шине 43 данных, информационные входы коммутатора 140 - к первому информационному входу мультиплексора 14 1 к шине 43 данных, Затем осуществляется запись информации четной редукции в регис,тры 106 "115, 131-138.По сигналу с выхода регистра 4 на вторых выходах узлов 97 и 118 памяти команд Формируется код константы (О,О), По сформированно му коду адреса с выхода узла 103 оперативной памяти в регистр 106 записывается параметр (а). с выхода узла 104 оперативной памяти в регистр 111 - параметр (Ь). с выхода узла 128 оперативной памяти регистр 115 параметр (а ).,1 и с выхода узла 1945 оперативной памяти в регистр 137 - параметр (а)Содержимое регистра 4 увеличивается на единицу, выбирается код константы (-С,С) и (С,-С) и по сформированному адресу с выходов узлов 103 и 104 оперативной памяти в регистры 107 и 112 записываются параметры (а" ), ,и (Ь")в.,соответ. - ственно, а с выхода узла 128 оперативсс ной памяти в регистр 136 записывает ся параметр (ае 1 )( .1, В регистр 4 добавляется единица, вь бирается код константы (С,С) и (-С,- 1 и по сФор 42 10мированному адресу с выходов узлов 103 и 104 оперативной памяти в регистры, 108 и 113 записываются параметры (а).,и (Ь" " ) 1.,1 соответственно, с выхода узла 129 оперативной памяти в регистр 138 - параметр(а)1. Содержимое регистра 4 увеличивается на единицу, При форми" ровании кода адреса код конечного адреса с выхода регистра 142 через мультиплексор 123 поступает на второй вход сумматора 122, По сформированному адресу и коду константы (-С, С) с выхода узла 127 оперативной памяти в регистр 133 записывается параметр (с 1" ) .0 . Содержимое регистра 4 увеличивается на единицу, выбирается константа (С,-С) и с выхода узла 126 оперативной памяти в регистр 131 записывается параметр И)(1. увеличивается со 1+с 3держимое регистра 4 на единицу и по константе (-С,-С) с выхода узла 126 оперативной памяти в регистр 132 записывается параметр И)( 1По первому системному такту с выходов регистров информация по одним каналам шины 43 данных поступает на со- ответствующие входы регистра За по другим каналам шины 43 - на входы сумматора 5, По второму системному такту информация с выходов регистра 3 записывается в регистр 8 и осуществляется операция деления в делителях 37-40 задержанной на один такт входной информации с каналов шины 43 дан" ных на суммарный код с выхода сумматора 15, По третьему системному такту информация с выходов регистра 8 записывается в регистр 9 и осуществляется операция умножения информации с выхода регистра 8, задержанной на два такта относительно информации в каналах шины 43 данных, на код с выходов делителей 37-40, Результат умножения с выходов умножителей 28-30, 32-34, 23-25, 36, 26 и 27 поступает на вторые входы сумматоров 7-22, 10-12, 16,13 и 14. С выходов регистра 9 инФормация, задержанная на три такта относительно информации в каналах шины 43 данных, поступает на первые входы сумматоров 19,22, 18,21, 17 и 20 и 16, По базовому адресу, хранящемуся стеках 99 и 124, Формируют код адреса узлов 103 н 104 оперативной памяти с кодом константы (С,-С), По этому дресу с вькопя узлов 103 н(а )(.) и (Ь) 1 соответственно, Увеличивается содержимоерегистра 4 на единицу,:формируетсякод адреса с кодом константы (-С,-С)ц с выходов узлов 103 и 104 оперативной памяти в регистры 110 и 115 записываются параметры (а) ,) 101-с,си (Ь )(.1) соответственно и свыхода узла 127 оперативной памяти врегистр 134 - параметр (с 1 у)(.0,Информация с выходов регистров 109.11), 115 и 134 поступает на первыевходы сумматоров 12. 14, 11, 13 и 10 соответственно. По четвертому системному такту на выходах сумматоров 17-22,10-12, 15, 13 и 14 и на выходах умножителей 31 и 35 формируются параметры 20укрупненной сеточной области четнойредукции, которые поступают на соответствующие входы мультиплексоров 105и 130.Запись результатов четной редукции с 5в узлы 103, 104, 126-129 памяти осуществляется по базовому адресу х,.1,хранящемуся в стековых регистрах 99и 124, по четвертому тактовому сигналу. Массивы параметров а и Ъ эаписываются по адресам основных массивовзанятьгс ячеек памяти, а параметры ааз, с 1, с 1записываются по адресам,сдвинутым на величину И основногомассива занятых ячеек памяти,35При формировании кодов адреса узлов 126-129 оперативной памяти с выхода регистра 142 через мультиплексор 123 на второй вход сумматора 122поступает код константы, равный величине основного массива занятых ячеек памяти,По сигналу из регистра 4 на вторыевыходы узлов 97 и 118 памяти командпоступают коды констант (-С,С) и(С,-С) соответственно, по которым формируется код адреса узлов 103, 104,126 и 128 оперативной памяти,По сигналу записи с шины 45 данныхв узел 103 оперативной памяти записывается параметр (а 1 с) , в узел104 оперативной памяти - параметр(Ь)(1, в узел 126 оперативнойс, 1-спамяти - параметр (а)(у и вузел 128 оперативной памяти - параметр.1 с, 1-с э 5И ) сз . Содержимое регистра чувеличивается на единицу, выбираетсякод константы (С,С) и (-С,С) и посформированному коду адреса с нины 45 12данных в узел 103 оперативной памяти записывается параметр (а 1")сз 1в узел 104 оперативной памяти - пара метр (Ъ") и в узел 127 оперативной памяти - параметр (а)ч 1 Содержимое регистра 4 увеличивается на единицу и формируется код адреса с константами (С,-С) и (-С,-С). По сформированному коду адреса с шины 45 данных в узел 103 оперативной памяти- записывается параметр (а) ц в узел 104 оперативной памяти - параметр (Ь 1 )11 , в узел 126 опера" тивной памяти - параметр (а)цХв узел 127 оперативной памяти - пара;-с,1-сметр (а)и в узел 129 оперативной памяти - параметр (Й)з 1 Содержимое регистра 4 увеличивается на единицу, выбирается код константы (-С,-С) и по сформированному коду адреса с 45 шины данных в узел 103 оперативной памяти записывается параметр (ас) р в узел 104 оперативной памяти - параметр (Ь)11 По окончании записи результатов четной редукции в узлы 103, 104, 12 бпамяти содержимое регистра 5 увеличивается на единицу и устройство работает как было описано, выполняя очередную редукцию. После выполнения заданного числа редукций в узлах 103, 104, 126-129 памяти хранятся параметры грубьгх сеток для организации итерационного процесса многосеточного типа реализуемого на К-сетках или для решения задачи теории поля на других устройствах вычислительной системы.Формула изобретенияУстройство для вычисления параметров сеток для решения разностных уравнений, содержащее первый и второй блоки управления, первый регистр, с первого по пятый сумматоры и с пер-, вого по пятьп умножители, причем информационный вход параметров исходной сетки устройства подключен к первым входам задания режима первого и второго блоков управления, с первого по четвертьп выходы первого блока управления и первьп выход второго бло- ка управления подключены соответственно к первым входам сумматоров с первого по пятый, выходы которых подключены соответственно к второму входу задания режима второго блока уп 1413642 14равления, второму входу задания режима первого блока управления, третьему входу задания,режима первогоблока управления, четвертому входу5задания режима первого блока управления и пятому входу задания режимапервого блока управления, второй,третий, четвертый и пятый выходы второго блока управления и пятый выход первого блока управления подключенысоответственно к первому - пятому информационным входам первого регист-. ра, выходы с первого по пятый умножителей подключены соответственно к вторым входам с первого по пятый сумматоров, о т л и ч я ю щ е е с я тем что, с целью повышения быстродействия, в него введены с второго по седьмой регистры, с шестого по 2 О тринадцатый сумматоры, с шестого по четырнадцатый умножители и с первого по четвертый делители, причем инАормационный вход параметров исходной сетки устройстля подключен к инАорма-з 5 ционным входам с второго по пятый регистров, управляющий вход устройстваподключен к первым входам ревкома первого и второго блокоь управления и входам записи " считывания регистров с второго ло пятый, выход второго ре. гистра подключен к, вторым входам режима первого и второго блоков управления, выход третьего регистра поцключен к третьим входам режима первого и второго блоков управления,выход четвегтого регистра подключен к четвертым входам режима первого и второго блоков управления, выход пятого регистра подключен к пятому нхо О ду режима второго блока управления, с шестого по двенадцатый выходы первого блока управления и с шестого по . девятый выходы второго блока уп 1 авления подключены соответственно к шес тому - шестнадцатому информационным входам первого регистра, с первого по четвертый выходы которого подключены соответственно к первому - четвертому информационным входам щесто 50 го регистра и соответственно к первым входам с первого по четвертый делителей, с второго по пятый выходы второго блока управления и пятый выход первого блока управления подключены соответственно к первому- пятому55 входам шестого сумматора, информационный выход которого подключен к вторым входам с лервог по четвертый делителей, с пятого по шестнадцатый выходы первого регистра подключены соответственно к пятому - шестнадцатому инАормяционным входам шестого регистра, с первого по десятый выходы которого подключены соответственно к первому - десятому инАормационным входам седьмого регистра, первый, второй и третий выходы которого подключены соответственно к пятому входу режима, шестому входу режима первого блока управления и шестому входу режима второго блока управления, вы- ход первого делителя подключен к первым входам с шестого по девятый умножителей, выход второго делителя подключен к первым входам с десятого по тринадцатый умножителей, выход третьего делителя подключен к первым входам с первого по третий умножителей выход четвертого делителя подключен к первым входам четвертого, пятого и четырнадцатого умножителей, выход четырнадцатого умножителя подключен к первому входу седьмого сумматора, выход которого подключен к третьему информационному входу второго блока управления, одиннадцатый выход щестогд регистра подключен к второму входу четырнадцатого умножителя, двенадцатый выход шестого регистра подключен к вторым входам девятого и десятогоумножителей, тринадцатый выход шестого регистра подключен к второму входу шестого умножителя, четырнадцатый выход шестого регистра подключен к вторым входам первого и тринадцатого умножителей, пятнадцатый выход шестого регистра подключен к вторым входам. восьмого, двенадцатого, третьего и пятого умножителей, шестнадцатый выход шестого регистра подключен к вторым входам седьмого, одиннадцатого, второго и четвертого умножителей, выходы шестого, седьмого, восьмого, десятого, одиннадцатого и двенадцатого умножителей подключены соответственно к первым входам сумматоров, с восьмого ло тринядцатьп, четвертый выход седьмого регистра подключен к второму входу десятого сумматора, пятый выход седьмого регистра подключен к второму входу тринадцатого сумматора, шестой выход седьмого регистра подключен к второму входу девятого сумматора, седьмой вь 1 ход седьмого регистра подключен к второму входу двенадцатого сумматора, восьмой выходседьмого регистра подключен к торому входу восьмого сумматора, девятый выход седьмого регистра подключен к второму входу одиннадцатого суммато 5 ра, десятый выход седьмого-регистра подключен к второму входу седьмого сумматора, выходы с восьмого по тринадцатый сумматоров, девятого и тринадцатого умножителей подключены соот 10 ветственно к четвертому информационному входу второго блока управления,шестому и седьмому входам заданиярежима первого блока управления, пятому входу задания режима второгоблока управления, Восьмому и дЕвятому входам задания режима первого блока управления, шестому и седьмомувходам задания режима второго блокауправления.